KR940020668A - 조절된 캐스코드 이득 증대를 위한 궤환 증폭기(Feedback Amplifier for Regulated Cascode Gain Enhancement) - Google Patents

조절된 캐스코드 이득 증대를 위한 궤환 증폭기(Feedback Amplifier for Regulated Cascode Gain Enhancement) Download PDF

Info

Publication number
KR940020668A
KR940020668A KR1019940003108A KR19940003108A KR940020668A KR 940020668 A KR940020668 A KR 940020668A KR 1019940003108 A KR1019940003108 A KR 1019940003108A KR 19940003108 A KR19940003108 A KR 19940003108A KR 940020668 A KR940020668 A KR 940020668A
Authority
KR
South Korea
Prior art keywords
cascode
common
mos transistor
source
voltage
Prior art date
Application number
KR1019940003108A
Other languages
English (en)
Other versions
KR100324452B1 (ko
Inventor
더블류. 파타루소 존
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드(Texas Instruments Incorporated)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드(Texas Instruments Incorporated) filed Critical 윌리엄 이. 힐러
Publication of KR940020668A publication Critical patent/KR940020668A/ko
Application granted granted Critical
Publication of KR100324452B1 publication Critical patent/KR100324452B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs

Abstract

증대된 이득을 갖는 조절된 캐스코드 회로는 제1극성의 공통 소스 MOS 트랜지스터(m1) 및 공통 소스 MOS 트랜지스터(m2)의 드레인이 캐스코드 소자의 소스에 결합되는 캐스코드 소자(m2)를 포함하는 캐스코드 부분을 포함한다. 궤환 증폭기회로(10)은 공통 소스 MOS 트랜지스터(m1)의 드레인에 접속된 입력 및 캐스코드 소자(m2)를 구동시키기 위해 캐스코드 소자(m2)의 게이트에 접속된 출력을 갖는다. 제1극성의 공통 게이트 MOS 트랜지스터(m9)는 소스 폴로워 MOS 트랜지스터(m8)의 소스에 결합된 소스, 및 소스 플로워 MOS 트랜지스터(m8) 및 부하 소자(m7)의 공통 게이트 MOS 트랜지스터(m9) 조합부내에서 발생된 전류를 조정하기 위해 공통게이트 MOS 트랜지스터(m9)의 드레인에 결합된 조정 소자(m5및 m6)를 갖는다. 부하 소자(m7)은 궤환 증폭기(10)의 출력 및 캐스코드 소자(m2)의 게이트에 공급되는 전압을 발생시키기 위해 전류 조정 소자(m5및 m6)에 결합된다.

Description

조절된 캐스코드 이득 증대를 위한 궤환 증폭기(Feedback Amplifier for Regulated Cascode Gain Enhancement)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 궤환 증폭기 부분이 5개의 트랜지스터 구성을 포함하는 본 발명의 "조절된 캐스코드"의 회로도.
제7도는 본 발명의 "조절된 캐스코드"의 궤환 증폭기 부분용 바이어스 전압을 발생시키기 위한 회로도.

Claims (12)

  1. 제1극성의 공통 소스 MOS 트랜지스터 및 캐스코드 소자를 포함하되, 공통 소스 MOS 트랜지스터에 인가되며, 조절된 캐스코드 회로의 출력이 공통 소스 MOS 트랜지스터의 드레인이 캐스코드 소자의 소스에 결합되고, 조절된 캐스코드 회로로의 입력이 공통소스 MOS 트랜지스터와 캐스코드 소자 양단의 상기 캐스코드 소자의 드레인에서 발생되는 캐스코드 부분, 및 상기 공통 소스 MOS 트랜지스터의 드레인에 접속된 입력 및 캐스코드 소자를 구동시키기 위해 상기 캐스코드 소자의 게이트에 접속된 출력을 갖는 궤환 증폭기를 포함하고, 상기 궤환 증폭기가 상기 공통 소스 MOS 트랜지스터의 드레인에서 발생된 전압을 감지하기 위해 상기 공통 소스 MOS 트랜지스터의 극성에 반대되는 제2극성의 소스 플로워 MOS 트랜지스터, 상기 소스 플로워 MOS 트랜지스터의 소스에 결합된 소스를 갖는 상기 제1극성의 공통 게이트 MOS 트랜지스터, 및 상기 소스 플로워 MOS 트랜지스터 및 부하 소자의 공통 게이트 MOS 트랜지스터 조합부에서 발생된 전류를 조정하기 위해 상기 공통 게이트 소자의 드레인에 결합된 조정 소자를 포함하고, 상기 부하소자는 상기 궤환 증폭기의 출력 및 상기 캐스코드 소자의 게이트에 공급될 전압을 발생시키기 위해 상기 전류 조정소자에 결합되며 상기 공통 소스 MOS 트랜지스터의 상기 드레인은 요구된 전압에 클램프되어 상기 공통 소스 MOS 트랜지스터 및 캐스코드 소자를 고 이득 포화 영역내에 유지하면서 상기 조절된 캐스코드 회로의 출력에서의 소신호 전압에 최대 스윙 전압을 제공하고, 상기 궤환 증폭기는 상기 바이어스 전압이 상기 공통 게이트 MOS 트랜지스터의 게이트에 공급되는 상기 공통 소스 MOS 트랜지스터의 드레인에 상기 요구된 전압을 설정하기 위해 바이어스 회로로부터 바이어스 전압을 수신하는 것을 특징으로 하는 증대된 이득을 갖는 조절된 캐스코드 회로.
  2. 제1항에 있어서, 상기 공통 소스 MOS 트랜지스터, 캐스코드 소자, 공통 게이트 MOS 트랜지스터 및 부하 소자가 N-채널이고, 상기 소스 플로워 및 미러 소자가 P-채널 MOS 트랜지스터인 것을 특징으로 하는 증대된 이득을 갖는 조절된 캐스코드 회로.
  3. 제1항에 있어서, 상기 공통소스 MOS 트랜지스터, 캐스코드 소자, 공통 게이트 MOS 트랜지스터 및 부하소자가 P-채널이고, 상기 소스 플로워 및 미러 소자가 N-채널 MOS 트랜지스터인 것을 특징으로 하는 증대된 이득을 갖는 조절된 캐스코드 회로.
  4. 제1항에 있어서, 상기 부하 소자가 고 임피던스 전류원인 것을 특징으로 하는 조절된 캐스코드 회로.
  5. 제2항에 있어서, 상기 조정 소자가 2개의 MOS 트랜지스터를 포함하는 전류미러인 것을 특징으로 하는 조절된 캐스코드 회로.
  6. 제3항에 있어서, 상기 조정 소자가 2개의 MOS 트랜지스터를 포함하는 전류미러인 것을 특징으로 하는 조절된 캐스코드 회로.
  7. 제2항에 있어서, 상기 공통 소스 MOS 트랜지스터의 드레인에서 상기 요구된 전압을 설정하기 위한 상기 각각의 바이어스 회로가 소스 플로워와 공통 게이트 MOS 트랜지스터의 게이트-소스 전압과 요구된 드레인 전압의 합과 동일한 바이어스 전압을 자동적으로 설정하는 것을 특징으로 하는 조절된 캐스코드 회로.
  8. n-채널 공통 소스 MOS 트랜지스터, 및 공통 소스 MOS 트랜지스터의 드레인이 캐스코드 소자의 소스에 결합되고, 조절된 캐스코드 회로로의 입력이 상기 공통소스 MOS 트랜지스터의 게이트에 공급되며, 조절된 캐스코드 회로의 출력이 공통 소스 MOS 트랜지스터와 캐스코드 소자 양단의 캐스코드 소자의 드레인에서 발생되는 캐스코드 소자를 포함하는 캐스코드 부분, 및 상기 공통 소스 MOS 트랜지스터의 드레인에 접속된 입력 및 캐스코드 소자를 구동시키기 위해 상기 캐스코드 소자의 게이트에 접속된 출력을 갖는 궤환 증폭기를 포함하고, 상기 궤환 증폭기는 상기 N-채널 공통 소스 MOS 트랜지스터의 드레인에서 발생된 전압을 감지하기 위한 P-채널 소스 플로워 MOS 트랜지스터와, 상기 P-채널 소스 플로워 MOS 트랜지스터의 소스에 결합된 소스를 갖는 N-채널 공통 게이트 MOS 트랜지스터와, 상기 전류 미러의 제1트랜지스터가 상기 소스 폴로워 MOS 트랜지스터 및 부하 소자의 공통 게이트 MOS 트랜지스터 조합부내에 발생된 전류를 조정하기 위해 상기 공통 게이트 MOS 트랜지스터의 드레인에 결합된 2개의 P-채널 MOS 트랜지스터를 포함하는 전류 미러를 포함하며, 상기 바이어스 전압이 상기 공통 게이트 MOS 트랜지스터의 게이트에 공급되는 상기 공통 소스 MOS 트랜지스터의 드레인에 상기 요구된 전압을 설정하기 위해 바이어스 회로로부터 바이어스 전압을 수신하고, 상기 부하 소자는 상기 궤환 증폭기의 출력 및 상기 캐스코드 소자의 게이트에 공급될 전압을 발생시키기 위해 상기 전류 미러에 결합되는 고 임피던스 전류원을 포함하며, 상기 공통 소스 MOS 트랜지스터의 상기 드레인은 요구된 전압에 클램프되어 상기 공통 소스 MOS 트랜지스터 및 캐스코드소자를 고 이득 포화 영역내에 유지하면서 상기 조절된 캐스코드 회로의 출력에서의 소신호 전압에 최대 스윙 전압을 제공하는 것을 특징으로 하는 증대된 이득을 갖는 조절된 캐스코드회로.
  9. 제8항에 있어서, 상기 P-채널 소자가 N-채널이고, 상기 N-채널 소자가 P-채널인 것을 특징으로 하는 조절된 캐스코드 회로.
  10. 제1극성의 공통 에미터 바이폴라 트랜지스터 및 캐스코드 소자를 포함하는데, 공통 에미터 바이폴라 트랜지스터의 콜렉터가 캐스코드 소자의 에미터에 결합되고, 조절된 캐스코드 회로로의 입력이 공통 에미터 바이폴라 트랜지스터에 인가되며, 조절된 캐스코드 회로의 출력이 공통 에미터 바이폴라 트랜지스터와 캐스코드 소자 양단의 상기 캐스코드 소자의 콜렉터에서 발생되는 캐스코드 부분, 및 상기 공통 에미터 바이폴라 트랜지스터의 콜렉터에 접속된 입력 및 캐스코드 소자를 구동시키기 위해 상기 캐스코드 소자의 베이스에 접속된 출력을 갖는 궤환증폭기를 포함하고, 상기 궤환 증폭기는 상기 공통 메이터 바이폴라 트랜지스터의 콜렉터에서 발생된 전압을 감지하기 위해 상기 공통 에미터 바이폴라 트랜지스터의 극성에 반대되는 제2극성의 에미터 폴로워 바이폴라 트랜지스터와, 상기 에미터 플로워 바이폴라 트랜지스터의 에미터에 결합된 에미터를 갖는 상기 제1극성의 공통 베이스 바이폴라 트랜지스터와, 상기 에미터 플로워 바리폴라 트랜지스터 및 부하 소자의 공통 게이트 바이폴라 트랜지스터 조합부에서 발생된 전류를 조정하기 위해 상기 공통 베이스 소자의 콜렉터에 결합된 조정 소자를 포함하여, 상기 바이어스 전압이 상기 공통 베이스 바이폴라 트랜지스터의 베이스에 공급되는 상기 공통 에미터 바이폴라 트랜지스터의 콜렉터에 상기 요구된 전압을 설정하기 위해 바이어스회로로부터 바이어스 전압을 수신하고, 상기 부하 소자는 상기 궤환증폭기의 출력 및 상기 캐스코드 소장의 베이스에 공급될 전압을 발생시키기 위해 상기 전류 조정 소자에 결합되며, 상기 공통 에미터 바이폴라 트랜지스터의 상기 콜렉터는 요구된 전압에 클램프되어 상기 공통 에미터 바이폴라 트랜지스터 및 캐스코드 소자를 고 이득 활성영역내에 유지하면서 상기 조절된 캐스코드 회로의 출력에서의 소신호 전압에 최대 스윙 전압을 제공하는 것을 특징으로 하는 증대된 이득을 갖는 조절된 캐스코드 회로.
  11. 제10항에 있어서, 상기 공통 에미터 바이폴라 트랜지스터, 캐스코드 소자, 공통 베이스 바이폴라 트랜지스터 및 부하 소자가 NPN 바이폴라 트랜지스터이고 상기 에미터 폴로워 및 미러 소자가 PNP 바이폴라 트랜지스터인 것을 특징으로 하는 증대된 이득을 갖는 조절된 캐스코드 회로.
  12. 제10항에 있어서, 상기 공통 에미터 바이폴라 트랜지스터, 캐스코드 소자, 공통 베이스 바이폴라 트랜지스터 및 부하 소자가 PNP 바이폴라 트랜지스터이고 상기 에미터 폴로워 및 미러 소자가 NPN 바이폴라 트랜지스터인 것을 특징으로 하는 증대된 이득을 갖는 조절된 캐스코드 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940003108A 1993-02-22 1994-02-22 조절된캐스코드이득증대를위한궤환증폭기 KR100324452B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/020,509 US5451909A (en) 1993-02-22 1993-02-22 Feedback amplifier for regulated cascode gain enhancement
US08/020,509 1993-02-22

Publications (2)

Publication Number Publication Date
KR940020668A true KR940020668A (ko) 1994-09-16
KR100324452B1 KR100324452B1 (ko) 2002-06-24

Family

ID=21799000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940003108A KR100324452B1 (ko) 1993-02-22 1994-02-22 조절된캐스코드이득증대를위한궤환증폭기

Country Status (5)

Country Link
US (1) US5451909A (ko)
EP (1) EP0616421A1 (ko)
JP (1) JP3452624B2 (ko)
KR (1) KR100324452B1 (ko)
TW (1) TW285788B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358816B2 (en) 2004-11-11 2008-04-15 Samsung Electronics Co., Ltd. Variable gain amplifier

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2611725B2 (ja) * 1993-09-13 1997-05-21 日本電気株式会社 カスコード回路
US5789981A (en) * 1996-04-26 1998-08-04 Analog Devices, Inc. High-gain operational transconductance amplifier offering improved bandwidth
US5949274A (en) * 1997-09-22 1999-09-07 Atmel Corporation High impedance bias circuit for AC signal amplifiers
US5892356A (en) * 1998-05-01 1999-04-06 Burr-Brown Corporation High impedance large output voltage regulated cascode current mirror structure and method
US6133764A (en) * 1999-01-27 2000-10-17 Motorola, Inc. Comparator circuit and method
US6236238B1 (en) * 1999-05-13 2001-05-22 Honeywell International Inc. Output buffer with independently controllable current mirror legs
US7065155B2 (en) 2000-12-22 2006-06-20 Atheros Communications, Inc. Method and apparatus for a transceiver having a constant power output
US6707286B1 (en) 2003-02-24 2004-03-16 Ami Semiconductor, Inc. Low voltage enhanced output impedance current mirror
US6965270B1 (en) 2003-12-18 2005-11-15 Xilinx, Inc. Regulated cascode amplifier with controlled saturation
KR100574969B1 (ko) * 2004-02-12 2006-05-02 삼성전자주식회사 향상된 이득을 가지는 조절된 캐스코드 증폭 회로
JP4537840B2 (ja) * 2004-12-13 2010-09-08 株式会社東芝 電流源セルおよびそれを用いたｄ／ａコンバータ
JP2006279487A (ja) * 2005-03-29 2006-10-12 Mitsumi Electric Co Ltd 増幅回路
DE102005037013B4 (de) * 2005-08-05 2011-07-14 Texas Instruments Deutschland GmbH, 85356 Detektion von Zuständen eines Verstärkers außerhalb des Betriebsbereichs
KR100813096B1 (ko) * 2005-08-17 2008-03-17 인티그런트 테크놀로지즈(주) 선형성이 향상된 증폭회로
KR100664047B1 (ko) 2006-01-20 2007-01-03 엘지전자 주식회사 저잡음 증폭기
US7733181B2 (en) * 2008-05-23 2010-06-08 Freescale Semiconductor, Inc. Amplifier circuit having dynamically biased configuration
US8169353B2 (en) * 2009-09-30 2012-05-01 Qualcomm, Incorporated Wideband digital to analog converter with built-in load attenuator
EP2543136B1 (fr) * 2010-03-03 2017-03-08 Devialet Convertisseur courant-tension à réflecteur de courant, étage d'entrée d'un amplificateur et amplificateur correspondant
JP5856392B2 (ja) * 2011-06-06 2016-02-09 キヤノン株式会社 固体撮像装置およびカメラ
US8872685B2 (en) 2013-03-15 2014-10-28 Qualcomm Incorporated Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resolution DACs
US9287830B2 (en) 2014-08-13 2016-03-15 Northrop Grumman Systems Corporation Stacked bias I-V regulation
DE102014118684A1 (de) * 2014-12-15 2016-06-30 Intel IP Corporation Verstärkerschaltung, Radiofrequenz-Empfänger und mobile Telekommunikationsvorrichtung
CN105720936B (zh) * 2016-01-21 2018-01-09 中国电子科技集团公司第二十四研究所 一种基于自偏置共源共栅结构的跨导放大器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777472A (en) * 1987-12-23 1988-10-11 Rca Licensing Corporation Modified cascode amplifier
NL9000326A (nl) * 1989-05-08 1990-12-03 Philips Nv Versterkerschakeling.
EP0525873B1 (en) * 1991-07-30 1996-12-18 Koninklijke Philips Electronics N.V. Amplifier arrangement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358816B2 (en) 2004-11-11 2008-04-15 Samsung Electronics Co., Ltd. Variable gain amplifier

Also Published As

Publication number Publication date
JP3452624B2 (ja) 2003-09-29
US5451909A (en) 1995-09-19
KR100324452B1 (ko) 2002-06-24
JPH0722858A (ja) 1995-01-24
TW285788B (ko) 1996-09-11
EP0616421A1 (en) 1994-09-21

Similar Documents

Publication Publication Date Title
KR940020668A (ko) 조절된 캐스코드 이득 증대를 위한 궤환 증폭기(Feedback Amplifier for Regulated Cascode Gain Enhancement)
US5343164A (en) Operational amplifier circuit with slew rate enhancement
KR920007339A (ko) 전원전압 조정회로
TW374238B (en) Low voltage operational amplifier and method
US5475343A (en) Class AB complementary output stage
WO1993005572A1 (en) Power amplifier with quiescent current control
KR930005350A (ko) 전류 조정 회로
KR890013864A (ko) 광역 전원 공급 bicmos 밴드-갭 기준 전압 회로 및 이에 의한 기준전압 제공 방법
KR920003627A (ko) 복수개의 전원으로부터 동작하는 공통 에미터 증폭기
US4983929A (en) Cascode current mirror
KR900019342A (ko) 광대역 ab급 crt캐소드 구동기
KR970703555A (ko) 전압 조절기(Voltage regulator)
US5440272A (en) Differential amplifier
KR950010335A (ko) 저동작전압에서 작동이 가능하고, 고출력 임피던스를 갖는 케스코드 회로
KR910010834A (ko) 증폭회로
KR940020189A (ko) 캐스코드 전류 미러가 포함된 집적 회로
KR920022629A (ko) 스위치 가능한 전류-기준전압 발생기
KR880011996A (ko) 차동증폭기
KR20010071056A (ko) 증폭기 출력단
KR940023028A (ko) 금속 산화물 반도체(mos) 트랜지스터를 이용한 전압/전류 변환 회로
KR920013891A (ko) 모노리틱 집적 파워 증폭기의 단일 이득 최종 스테이지
CA2191378C (en) Amplifier output stage having enhanced drive capability
KR900004098A (ko) 이득 제어 증폭회로
US6466083B1 (en) Current reference circuit with voltage offset circuitry
KR900011132A (ko) 전류미러(current mirror)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20101229

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee