KR940017146A - 이중 위상 비중첩 클럭 발생기 - Google Patents

이중 위상 비중첩 클럭 발생기 Download PDF

Info

Publication number
KR940017146A
KR940017146A KR1019920026649A KR920026649A KR940017146A KR 940017146 A KR940017146 A KR 940017146A KR 1019920026649 A KR1019920026649 A KR 1019920026649A KR 920026649 A KR920026649 A KR 920026649A KR 940017146 A KR940017146 A KR 940017146A
Authority
KR
South Korea
Prior art keywords
clock
phase
input
dual phase
gates
Prior art date
Application number
KR1019920026649A
Other languages
English (en)
Other versions
KR950004636B1 (ko
Inventor
구본태
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920026649A priority Critical patent/KR950004636B1/ko
Publication of KR940017146A publication Critical patent/KR940017146A/ko
Application granted granted Critical
Publication of KR950004636B1 publication Critical patent/KR950004636B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 이중 위상 비중첩 클럭 발생기에 관한 것으로, 종래에는 단일위상 클럭의 동작 주파수를 이중위상 비중첩 클럭의 입력으로 사용하여 각 위상 클럭 사이의 지속시간이 적고, 각 클럭의(하이상태) 지속시간이 입력클럭인 단일 위상과 같기 때문에 각 위상클럭을 분리하여 사용할수 없으므로, 동작 주파수를 증가 시킬수가 없다. 본 발명은 이와같은 문제점을 감안하여, 단일위상클럭을 입력으로 하여 이중위상클럭을 형성할수 있고, 각각의 클럭인 제1위상과 제2위상 사이에 지속시간을 넓힘으로써, 동작주파수를 2배로 증가 시킬수 있어 처리속도를 단축시킬수 있게 한 것이다.

Description

이중 위상 비중첩 클럭 발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명 이중 위상 비중첩 클럭 발생기 예시도, 제4도는 제3도의 파형 예시도.

Claims (1)

  1. 클럭(CK)을 낸드게이트(ND1)의 일측입력에 접속함과 아울러인버터(I1)를 통해 낸드게이트(ND2)의 일측입력에 접속하고, 상기 낸드게이트(ND1),(ND2)의 출력은 인버터(12~15),(16~19)를 각기 통해 다른 낸드게이트(ND1),(ND2)의 타측 입력에 접속함과 아울러 배타적 노아게이트(XNOR1),(XNOR2)의 일측입력에 접속하며, 상기 배타적 노아게이트(XNOR1),(XNOR2)의 타측입력은 클럭(CK)및 인버터(I1)를 통한 클럭(CK)을 각기 접속하고, 상기 배타적 노아게이트(XNOR1),(XNOR2)의 출력은 앤드게이트(AND1),(AND2)의 일측입력에 각기 접속하며, 상기 앤드게이트(AND1),(AND2)의 타측입력은 클럭(CK) 및 인버터(I1)를 통한 클럭(CK)을 각기 접속하여 구성함을 특징으로 하는 이중 위상 비중첩 클럭 발생기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920026649A 1992-12-30 1992-12-30 이중 위상 비중첩 클럭 발생기 KR950004636B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026649A KR950004636B1 (ko) 1992-12-30 1992-12-30 이중 위상 비중첩 클럭 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026649A KR950004636B1 (ko) 1992-12-30 1992-12-30 이중 위상 비중첩 클럭 발생기

Publications (2)

Publication Number Publication Date
KR940017146A true KR940017146A (ko) 1994-07-25
KR950004636B1 KR950004636B1 (ko) 1995-05-03

Family

ID=19347794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026649A KR950004636B1 (ko) 1992-12-30 1992-12-30 이중 위상 비중첩 클럭 발생기

Country Status (1)

Country Link
KR (1) KR950004636B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295190B1 (ko) * 2010-12-30 2013-08-12 (주)세미솔루션 스위치드 캐패시터 연산증폭기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295190B1 (ko) * 2010-12-30 2013-08-12 (주)세미솔루션 스위치드 캐패시터 연산증폭기

Also Published As

Publication number Publication date
KR950004636B1 (ko) 1995-05-03

Similar Documents

Publication Publication Date Title
KR930003556A (ko) 점진적 턴-온 특성의 cmos 구동기
KR930014040A (ko) 어드레스 전이 검출회로
KR940017146A (ko) 이중 위상 비중첩 클럭 발생기
KR910007266A (ko) 클럭 및 제어 신호 발생 회로
KR900002567A (ko) 프로그램 가능한 n진 카운터
KR840005634A (ko) 클럭 재생회로
KR970031294A (ko) 링 전압 제어 발진기
KR870008438A (ko) 클록신호 발생회로
KR0137522B1 (ko) 가변 지연소자를 가진 펄스 발생기
KR960003736Y1 (ko) 비중복 클락펄스 발생회로
JPS5636220A (en) Static type d flip-flop circuit
KR970019079A (ko) 클럭버퍼(Clock Buffer)회로
KR0167225B1 (ko) 클럭신호 동기회로
KR970002685A (ko) 직렬 인터페이스 회로
KR970004648A (ko) 클럭신호 선택 출력회로
KR970053948A (ko) 비동기 입력 펄스의 폭을 확장하는 확장 블럭회로
KR970705070A (ko) 증분기/감분기(Incrementor/Decrementor)
KR960036334A (ko) 가변형 지연회로
KR960006272A (ko) 주/종속 플립-플롭
KR970077997A (ko) 2위상 논 오버랩핑 클럭 발생기
KR970072668A (ko) 펄스발생기
KR930018352A (ko) 시스템 콘트롤라의 클럭 재발생 회로
KR940003188A (ko) 동기식 카운터회로
JPH03235411A (ja) ラッチ回路及びフリップ・フロップ回路
KR910016152A (ko) 비동기 펄스 파형의 동기화 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee