KR940017142A - 동기(sync) 신호검출장치 - Google Patents

동기(sync) 신호검출장치 Download PDF

Info

Publication number
KR940017142A
KR940017142A KR1019920024126A KR920024126A KR940017142A KR 940017142 A KR940017142 A KR 940017142A KR 1019920024126 A KR1019920024126 A KR 1019920024126A KR 920024126 A KR920024126 A KR 920024126A KR 940017142 A KR940017142 A KR 940017142A
Authority
KR
South Korea
Prior art keywords
signal
current
pmos transistor
gate electrode
current mirror
Prior art date
Application number
KR1019920024126A
Other languages
English (en)
Other versions
KR0168079B1 (ko
Inventor
박시홍
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920024126A priority Critical patent/KR0168079B1/ko
Priority to US08/164,856 priority patent/US5479122A/en
Priority to CN93112843A priority patent/CN1053774C/zh
Priority to DE69313085T priority patent/DE69313085T2/de
Priority to JP31343493A priority patent/JP3408851B2/ja
Priority to EP93310059A priority patent/EP0602929B1/en
Publication of KR940017142A publication Critical patent/KR940017142A/ko
Application granted granted Critical
Publication of KR0168079B1 publication Critical patent/KR0168079B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass

Abstract

본 발명은 동기 신호를 검출하는 장치에 관한 것으로 NOS트랜지스터로 구성되는 3개의 전류미러회로와 저항특성을 갖는 2개의 MOS트랜지스터의 조합으로 회로를 구성하여 입력되는 플럭신호의 "하이" 및 "로우"상태에 관계없이 입력동기신호를 선택하기 위한 선택신호를 "하이"상태로 만들고 콘덴서(C)가 방전되는 시간을 극소화 하여 은 용량의 콘덴서의 사용이 가능하게 함으로써 집적회로소자의 용적의 최소화가 가능하고 동기신호의 주파수대역 및 DUTY에 관계없이 안정된 동작을 하는 동기신호 검출장치에 관한 것이다.

Description

동기(SYNC) 신호검출장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 의한 동기신호 검출장치의 회로도. 제 3 도는 본 발명에 의한 동기신호 검출장치의 클럭신호와 콘덴서 방전시간과의 관계를 나타낸 도면.

Claims (11)

  1. 외부동기신호가 입력될 때에는 외부동기신호를 클럭신호로 출력하고 외부동기신호가 없을 때에는 내부발전신호를 클럭신호로 출력하는 출력선택수단, 상기 내부발전신호를 발생하기 위한 내부발전수단, 상기 외부동기신호의 입력유무를 검출하여 상기 출력선택수단이 선택제어신호를 발생하기 위한 동기신호 검출수단을 구비한 클럭발생회로에 있어서, 상기 동기신호 검출수단은 외부동기신호의 로우기간에 응답하여 제 1 전류신호를 발생하는 제 1 정전류회로수단; 상기 외부동기신호의 하이기간에 응답하여 제 2 전류신호를 발생하는 제 2 정전류회로수단; 상기 제1 및 제 2전류신호에 의해 충전되고 상기 제1 및 제 2 전류신호가 없을때에는 방전하는 충방전회로수단을 구비하여 상기외부동기신호의 동작주파수 및 듀티비에 관계없이 안정된 동작을 하는 것을 특징으로 하는 동기신호 검출장치.
  2. 제 1 항에 있어서, 상기 제 1 정전류회로수단은 전원전압에 연결되고 전류를 미러하기 위한 제 1 전미러수단; 및 상기 제 1 전류미러 수단과 입력단자사이에 연결된 제 1 저항 수단으로 구성되는 것을 특징으로 하는 동기신호 검출장치.
  3. 제 2 항에 있어서, 제 1 전류미러수단은 전원전압에 연결된 소오스전극 및 게이트전극과 공통 접속된 드레이전극을 가진 제1PMOS트래지스터와 상기 전원전압에 연결된 제1PMOS트랜지스터의 소오스전극과 상기 제1PMOS트랜지스터의 게이트전극에 연결된 게이트전극을 가진 상기 제1PMOS트랜지스터의 전류를 미러하기 위한 제2PMOS트랜지스터로 구성되는 것을 특징으로 하는 동기신호 검출장치.
  4. 제 2 항에 있어서, 제 1 저항수단은 상기 제 1 전류미러수단의 제1PMOS트랜지스터의 드레인전극과 연결된 드레인전극과 외부동기신호 입력단자와 연결된 소오스전극을 가진 제3NMOS트랜지스터로 구성 되는 것을 특징으로 하는 동기신호 검출장치.
  5. 제 1 항 에 있어서, 상기 제 2 정전류회로수단은 상기 전원전압에 연결되고 상기전류를 미러하기 위한 제2전류미러 수단: 상기 제 1 저항수단에 직렬 연결된 제 2 저항수단; 및 상기 제 2 저항수단과 상기 제 2 전류를 미러수단과 접지전압사이에 연결되고 상기 전류를 미러하기 위한 제 3 전류미러수단으로 구성되는 것을 특징으로 하는 동기신호 검출장치.
  6. 제 5 항에 있어서, 제2전류미러수단은 상기 전원전압에 연결된 소오스전극과 게이트전극과 공통 접속된 드레인전극을 가진 제4PMOS트랜지스터와 상기 전원전압에 연결된 소오스전극과 상기 제4PMOS트랜지스터의 게이트전극에 연결된 게이트전극을가진 상기 제4PMOS트랜지스터의 전류를 미러하기 위한 제3PMOS트랜지스터로 구성 되는 것을 특징으로 하는 동기신호 검출장치.
  7. 제 5 항에 있어서, 상기 제 2 저항수단은 상기 제 1 저항수단의 제3NMOS트랜지스터의 소오스전극과 연결되고 외부로 부터의 신호를 입력하는 소오스전극과 상기 제 3 전류미러수단의 제1NMOS트랜지스터의 드레인 및 게이트전극과 연결된 드레인전극을 가진 제5PMOS트랜지스터로 구성 되는 것을 특징으로 하는 것을 동기신호 검출장치.
  8. 제 5 항에 있어서, 상기 제3전류미러수단은 접지전압에 연결된 소오스전극과 공통 접속된 드레인전극을 가진 제1NMOS트랜지스터와 상기 제2전류미러수단의 제4NMOS트랜지스터의 드레인전극에 연결된 드레인전극과 상기 접지전압에 연결된 소오스전극과 상기 제1NMOS트랜지스터의 게이트전극에 연결된 게이트전극을 가진 상기 제1NMOS트랜지스터의 전류를 미러하기 위한 제2NMOS트랜지스터로 구성되는 것을 특징으로 하는 동기신호 검출장치.
  9. 제 4 항 및 제 7 항에 있어서, 상기 제1,제 2 저항수단은 수개의 트랜지스터, 다이오드 및 저항으로 구성이 가능한 것을 특징으로 하는 동기신호 검출장치.
  10. 제 1 항에 있어서, 상기 충방전 수단은 충방전 저항과 상기 저항과 병렬 연결된 콘덴서로 구성 되는 것을 특징으로 하는 동기신호 검출장치.
  11. 제 1 항에 있어서, 동기신호 입력단의 입력전압과 GND사이의 트랜지스터들의 걸리는 전압은 문턱전압 이하로 형성되는 것을 특징으로 하는 동기신호 검출장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920024126A 1992-12-14 1992-12-14 클럭발생장치 KR0168079B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019920024126A KR0168079B1 (ko) 1992-12-14 1992-12-14 클럭발생장치
US08/164,856 US5479122A (en) 1992-12-14 1993-12-10 Sync signal detection apparatus
CN93112843A CN1053774C (zh) 1992-12-14 1993-12-14 同步信号检测装置
DE69313085T DE69313085T2 (de) 1992-12-14 1993-12-14 SYNC-Signal-Erkennungsapparat
JP31343493A JP3408851B2 (ja) 1992-12-14 1993-12-14 同期信号検出装置
EP93310059A EP0602929B1 (en) 1992-12-14 1993-12-14 Sync signal detection apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024126A KR0168079B1 (ko) 1992-12-14 1992-12-14 클럭발생장치

Publications (2)

Publication Number Publication Date
KR940017142A true KR940017142A (ko) 1994-07-25
KR0168079B1 KR0168079B1 (ko) 1999-03-20

Family

ID=19345405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024126A KR0168079B1 (ko) 1992-12-14 1992-12-14 클럭발생장치

Country Status (6)

Country Link
US (1) US5479122A (ko)
EP (1) EP0602929B1 (ko)
JP (1) JP3408851B2 (ko)
KR (1) KR0168079B1 (ko)
CN (1) CN1053774C (ko)
DE (1) DE69313085T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3413333B2 (ja) * 1996-11-13 2003-06-03 アルプス電気株式会社 信号検出回路
KR100565192B1 (ko) * 1999-07-06 2006-03-30 엘지전자 주식회사 전원 보호 회로
TWI233726B (en) * 2002-07-12 2005-06-01 Macronix Int Co Ltd Charge pump system and clock generator
KR100814919B1 (ko) * 2006-06-12 2008-03-19 삼성전기주식회사 발진 안정화 검출회로
US8956718B2 (en) * 2009-06-19 2015-02-17 Apple Inc. Transparent conductor thin film formation
US8682667B2 (en) 2010-02-25 2014-03-25 Apple Inc. User profiling for selecting user specific voice input processing information
US8618857B2 (en) * 2012-03-27 2013-12-31 Monolithic Power Systems, Inc. Delay circuit and associated method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3792361A (en) * 1972-08-23 1974-02-12 Itel Corp High speed data separator
GB1452757A (en) * 1973-12-03 1976-10-13 Texas Instruments Ltd Frequency responsive circuit
JPS57142051A (en) * 1981-02-27 1982-09-02 Hitachi Ltd Clock pickup circuit
NL8101666A (nl) * 1981-04-03 1982-11-01 Philips Nv Systeem voor het wederzijds synchroniseren van twee aktieve deelinrichtingen.
US4617480A (en) * 1984-10-22 1986-10-14 Motorola, Inc. High speed data synchronizer which minimizes circuitry
JPH0770749B2 (ja) * 1985-02-28 1995-07-31 キヤノン株式会社 光パルス検出回路
US4982116A (en) * 1989-12-26 1991-01-01 Linear Technology Corporation Clock selection circuit
JPH04297118A (ja) * 1991-01-21 1992-10-21 Fujitsu Ltd パルス発生回路及びパルス発生回路を備える半導体装置
US5227672A (en) * 1992-03-31 1993-07-13 Astec International, Ltd. Digital clock selection and changeover apparatus
US6194222B1 (en) * 1998-01-05 2001-02-27 Biosite Diagnostics, Inc. Methods for monitoring the status of assays and immunoassays

Also Published As

Publication number Publication date
JPH06318935A (ja) 1994-11-15
EP0602929B1 (en) 1997-08-13
JP3408851B2 (ja) 2003-05-19
DE69313085T2 (de) 1998-01-29
CN1092532A (zh) 1994-09-21
US5479122A (en) 1995-12-26
EP0602929A1 (en) 1994-06-22
CN1053774C (zh) 2000-06-21
DE69313085D1 (de) 1997-09-18
KR0168079B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
KR980004941A (ko) 출력 전위 공급 회로
KR910006732A (ko) 전류검출회로
US5130569A (en) Power-on reset circuit
KR910008953A (ko) 캐패시턴스 디바이스 구동용 cmos 집적 회로
KR930015369A (ko) 디지탈/아나로그 변환기용 전류 소자
US6194935B1 (en) Circuit and method for controlling the slew rate of the output of a driver in a push-pull configuration
KR910008863A (ko) 반도체 집적회로
KR960039569A (ko) 승압 회로
KR940017142A (ko) 동기(sync) 신호검출장치
KR940003011A (ko) 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로
JPH06216733A (ja) 電子スイッチのドライバ回路
US6271735B1 (en) Oscillator controller with first and second voltage reference
US5258663A (en) Reference voltage generating circuit having reduced power consumption
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR930011274A (ko) 입력회로
KR940010481A (ko) 저주파 발진기
KR960019978A (ko) 펄스 발생기
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
US6566938B2 (en) System for a constant current source
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR970029787A (ko) 지연된 전력 강하에 의한 메모리 장치 성능의 개선
KR970012732A (ko) 반도체 소자의 지연회로
GB2203308A (en) Reducing transient noise in output driver IC
JP2000114946A (ja) オートリセット回路
JP3211881B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee