KR100565192B1

KR100565192B1 - 전원 보호 회로

Info

Publication number: KR100565192B1
Application number: KR1019990027065A
Authority: KR
Inventors: 전범진
Original assignee: 엘지전자 주식회사
Priority date: 1999-07-06
Filing date: 1999-07-06
Publication date: 2006-03-30
Also published as: KR20010008960A

Abstract

본 발명은 전원 보호 회로에 관한 것으로, 종래 기술에 있어서 에이직칩으로부터 클럭이 정상적으로 인가되고 있는지를 마이크로 컴퓨터를 이용하여 감지하여 전원을 단속함으로써, 상기 에이직칩의 클럭을 감시하기 위하여 상기 마이크로 컴퓨터와 에이직칩에 별도의 입출력 포트를 구비함에 따라 입출력 핀의 수가 증가함과 아울러 그를 연결하기 위한 커넥션 와이어(Connection Wire)의 수가 증가함에 따라 회로의 설계가 복잡해지고, 이에 따라 설계 면적이 넓어지는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 에이직칩에서 출력되는 클럭신호를 마이크로 컴퓨터를 사용하지 않고 커패시터와 다이오드로 이루어진 간단한 회로를 이용하여 직접 입력받아 상기 클럭신호에 동기되어 사용하는 직류/직류 컨버터의 오동작을 방지함으로써, 상기 에이직칩 및 마이크로 컴퓨터의 입출력 포트의 수를 감소시킴에 따라 내부 회로의 설계가 간단해지며, 설계 면적을 최소화하는 효과가 있다.

Description

전원 보호 회로{POWER PROTECTION CIRCUIT}

도 1은 종래 전원 보호 회로의 구성을 보인 회로도.

도 2는 본 발명 전원 보호 회로의 구성을 보인 회로도.

도 3은 도 2의 각부 출력 전압 파형도.

***도면의 주요 부분에 대한 부호의 설명***

100 : 에이직칩 C1,C2 : 커패시터

D1 : 다이오드 R1∼R4 : 저항

Q1 : 엔타입 바이폴라 트랜지스터 Q2 : 피타입 바이폴라 트랜지스터

본 발명은 전원 보호 회로에 관한 것으로, 특히 펄스 폭 변조 제어기(Pulse Width Modulation Contoller : 이하 "PWM 제어기"라 함)와 같이 외부 클럭에 동기되어 동작하는 회로에 전원을 공급함에 있어서 외부 동기 신호를 감지하여 동기 클럭신호가 정상적으로 인가될 시에만 전원을 인가하여 오동작을 방지하도록 한 전원 보호 회로에 관한 것이다.

각종 통신기기에 사용되는 PWM 직류/직류 제어기에는 스위칭 주파수를 특정한 주파수에 동기시키기 위한 동기 기능이 있어 해당하는 집적회로 핀에 외부에서 클럭 파형이 인가되면 상기 인가되는 클럭의 주파수에 동기되어 스위칭을 하게 되며, 상기 클럭은 보통 외부에서 응용 주문형 집적 회로(Application Apecific Integrated Circuit : 이하 "에이직칩"이라 함)를 이용하여 공급하게 된다.

도 1은 종래 전원 보호 회로의 구성을 보인 회로도로서, 이에 도시된 바와 같이 원하는 주파수를 갖는 동기 클럭(CLOCK)을 발생시키는 에이직칩(10)과; 상기 에이직칩(10)에서 발생된 클럭(CLOCK)이 정상적으로 인가되고 있는지 판단하는 마이크로 컴퓨터(20)와; 상기 마이크로 컴퓨터(20)의 출력단에 저항(R1)(R2)을 통해 베이스가 연결되며, 상기 마이크로 컴퓨터(20)의 출력신호에 의해 도통제어되어 에미터의 접지전압(GND)을 출력하는 엔타입 바이폴라 트랜지스터(Q1)와; 베이스로 저항(R4)을 통해 상기 외부 전원전압(VCC)이나 저항(R3)을 통해 상기 엔타입 바이폴라 트랜지스터(Q1)에 의해 접지전압(GND)을 입력받아 도통제어되어 에미터로 인가되는 상기 외부 전원전압(VCC)을 콜렉터로 출력하는 피타입 바이폴라 트랜지스터(Q2)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 설명한다.

우선, 에이직칩(10)에서 스위칭 주파수를 특정한 주파수에 동기시키기 위한 클럭(CLOCK)을 출력하게 되면, 마이크로 컴퓨터(20)는 상기 에이직칩(10)에서 출력되는 클럭(CLOCK)이 정상적으로 인가되고 있는지 판단하게 된다.

여기서, 상기 마이크로 컴퓨터(20)는 상기 에이직칩(10)에 클럭(CLOCK)이 정상적으로 출력되고 있다고 판단되면, 고전위 출력신호를 엔타입 바이폴라 트랜지스터(Q1)의 베이스로 출력하여 이를 턴온시키게 된다.

따라서, 상기 엔타입 바이폴라 트랜지스터(Q1)가 턴온됨에 따라 베이스에 접지전압(GND)을 인가받은 피타입 바이폴라 트랜지스터(Q2)가 턴온되어 에미터의 외부 전원전압(VCC)을 출력하게 된다.

또한, 상기 마이크로 컴퓨터(20)는 상기 에이직칩(10)에서 클럭(CLOCK)이 정상적으로 출력되고 있지 않다고 판단되면 저전위 출력신호를 상기 엔타입 바이폴라 트랜지스터(Q1)의 베이스로 출력하여 이를 턴오프시키게 되고, 이에 따라 상기 피타입 바이폴라 트랜지스터(Q2)는 베이스와 에미터로 상기 외부 전원전압(VCC)을 인가받아 턴오프되어 전원을 차단하게 된다.

상기와 같이 종래의 기술에 있어서 에이직칩으로부터 클럭이 정상적으로 인가되고 있는지를 마이크로 컴퓨터를 이용하여 감지하여 전원을 단속함으로써, 상기 에이직 칩의 클럭을 감시하기 위하여 상기 마이크로 컴퓨터와 에이직칩에 별도의 입출력 포트를 구비함에 따라 입출력 핀의 수가 증가함과 아울러 그를 연결하기 위한 커넥션 와이어(Connection Wire)의 수가 증가함에 따라 회로의 설계가 복잡해지고, 이에 따라 설계 면적이 넓어지는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 외부 동기 신호를 감지하여 동기 클럭신호가 정상적으로 인가될 시에만 전원을 인가하여 오동작을 방지하도록 한 전원 보호 회로를 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 구성은 원하는 주파수를 갖는 동기 클럭을 발생시키는 에이직칩과; 상기 에이직칩에서 출력되는 클럭의 직류 성분을 차단하는 제1 커패시터와; 애노드로 상기 제1 커패시터를 통해 상기 에이직칩에서 출력되는 클럭을 인가받아 이를 반파정류하여 출력하는 다이오드와; 상기 다이오드의 캐소드와 접지사이에 연결되어 상기 다이오드의 출력신호를 축적하는 제2 커패시터와; 상기 제2 커패시터와 병렬로 연결되어 상기 제2 커패시터에 축적된 전압을 방전시키는 제1 저항과; 제2 저항을 통해 베이스로 인가되는 상기 제2 커패시터에 축적된 전압에 의해 도통제어되어 에미터의 접지전압을 출력하는 엔타입 바이폴라 트랜지스터와; 제3 저항을 통해 상기 엔타입 바이폴라 트랜지스터의 출력전압 또는 제4 저항을 통해 외부 전원전압을 베이스에 인가받아 도통제어되어 에미터로 인가되는 상기 외부 전원전압을 콜렉터로 출력하는 피타입 바이폴라 트랜지스터로 구성하여 된 것을 특징으로 한다.

이하, 본 발명에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2는 본 발명 전원 보호 회로의 구성을 보인 회로도로서, 이에 도시한 바와 같이 원하는 주파수를 갖는 동기 클럭(CLOCK)을 발생시키는 에이직칩(100)과; 상기 에이직칩(100)의 클럭(CLOCK)의 직류 성분을 차단하는 커패시터(C1)와; 애노드로 상기 커패시터(C1)를 통해 출력되는 전압(VC1)을 인가받아 이를 반파정류하여 출력하는 다이오드(D1)와; 상기 다이오드(D1)의 캐소드와 접지(GND)사이에 연결되어 상기 다이오드(D1)의 출력전압(VD1)을 축적하는 커패시터(C2)와; 상기 커패시터(C2)와 병렬로 연결되어 상기 커패시터(C2)에 축적된 전압을 방전시키는 저항(R1)과; 저항(R2)을 통해 베이스로 인가되는 상기 커패시터(C2)에 축적된 전압(VC2)에 의해 도통제어되어 에미터의 접지전압(GND)을 출력하는 엔타입 바이폴라 트랜지스터(Q1)와; 저항(R3)을 통해 상기 엔타입 바이폴라 트랜지스터(Q1)의 출력전압 또는 저항(R4)을 통해 외부 전원전압(VCC)을 베이스에 인가받아 도통제어되어 에미터로 인가되는 상기 외부 전원전압(VCC)을 콜렉터로 출력하는 피타입 바이폴라 트랜지스터(Q2)로 구성하며, 이와 같이 구성한 본 발명에 따른 동작과정을 첨부한 도 3을 참조하여 상세히 설명한다.

우선, 에이직칩(100)에서 원하는 주파수의 동기 클럭(CLOCK)을 생성하여 출력하면, 상기 에이직칩(100)에서 생성된 클럭(CLOCK)을 입력받은 커패시터(C1)는 이를 직류적으로 차단하여 정상적인 클럭이 아니면 신호를 출력하지 않는다.

그리고, 상기 커패시터(C1)를 통과한 전압(VC1)은 도 3의 (a)와 같이 출력되며, 이를 입력받은 다이오드(D1)는 도 3의 (b)와 같이 반파정류하여 출력하며, 커패시터(C2)는 이를 축적한다.

그리고, 상기 커패시터(C2)에 축적된 전압(VC2)은 엔타입 바이폴라 트랜지스터(Q1)의 문턱전압(Vth) 이상이 되면, 상기 엔타입 바이폴라 트랜지스터(Q1)가 턴온되어 피타입 바이폴라 트랜지스터(Q2)의 베이스로 접지전압(GND)을 출력한다.

따라서, 접지전압(GND)을 베이스에 인가받은 상기 피타입 바이폴라 트랜지스터(Q2)가 턴온되어 에미터의 외부 전원전압(VCC)을 출력하므로, 상기 클럭(CLOCK)이 정상적으로 인가시 상기 외부 전원전압(VCC)을 인가한다.

이때, 상기 커패시터(C2)는 상기 다이오드(D1)의 출력전압(VD1)이 고전위로 인가되는 구간에서는 이를 축적하나, 저전위로 인가되는 구간에서는 저항(R1)을 통해 축적된 전압(VC2)을 방전하게 되므로 도 3의 (c)와 같다.

여기서, 상기 커패시터(C2)에 축적된 전압(VC2)이 방전되는 구간에서의 최소전압이 상기 엔타입 바이폴라 트랜지스터(Q1)의 문턱전압(Vth)보다 낮아지면, 상기 엔타입 바이폴라 트랜지스터(Q1)가 턴오프됨에 따라 외부 전원전압(VCC)을 출력하지 못하므로 상기 축적된 전압(VC2)을 상기 엔타입 바이폴라 트랜지스터(Q1)의 문턱전압(Vth)보다 높게 유지하기 위하여 상기 커패시터(C2)의 용량을 잘 선택해야 한다.

예를 들면, 클럭(CLOCK)의 전압이 3.3V이고 주파수가 12MHz이며, 엔타입 바이폴라 트랜지스터(Q1)의 문턱전압(Vth)이 0.7V이고, 저항(R1)의 저항값은 1kΩ이고, 다이오드(D1)에서 강하되는 전압(Forward Drop Voltage)이 0.5V인 경우, 상기 커패시터(C1)를 통해 출력되는 전압(VC1)은 상기 클럭(CLOCK) 전압 레벨의 절반인 ±1.6V로 출력되며, 상기 다이오드(D1)는 이를 반파정류하여 출력한다.

이때, 상기 다이오드(D1)에서 고전위가 출력되는 동안, 상기 커패시터(C2)에 축적되는 전압(VC2)은 상기 커패시터(C1)의 출력전압(VC1)인 1.6V에서 다이오드(D1)에서 강하되는 전압인 0.5V를 뺀 1.1V이다.

또한, 상기 다이오드(D1)에서 저전위가 출력되는 동안, 상기 커패시터(C2)에 축적된 전압(VC2)은 저항(R1)을 통해 방전되므로, 상기 저항(R1)을 통해 방전되는 전류(Ic2)는 하기 수학식 1과 같이 결정되며, 그 전류값(IC2)은 1.1mA이다.

그리고, 상기 클럭 신호(CLOCK)의 반주기동안 상기 다이오드(D1)의 출력신호(VD1)가 저전위로 출력되므로, 상기 클럭 신호(CLOCK)의 반주기동안 상기 저항(R1)을 통해 방전되는 총 전하량(ΔQ)은 하기 수학식 2와 같이 연산되며, 이때, 방전되는 총 전하량(ΔQ)은 45pC이다.

이때, 방전되는 전하량(ΔQ)만큼 충전 전압(VC2)은 감소하게 되며, 상기 커패시터(C2)에서 방전되는 전압(ΔVC2)은 상기 방전되는 전하량(ΔQ)을 커패시터값(C2)으로 나눈값이며, 상기 충전된 전압(VC2)에서 방전된 전압(ΔVC2)을 뺀 전압은 상기 엔타입 바이폴라 트랜지스터(Q1)의 문턱전압(Vth)보다 높아야 하므로, 상기 커패시터(C2)의 값은 하기 수학식 3과 같이 연산하며, 상기 커패시터(C2)의 용량은 113pF이상이 되어야 한다.

따라서, 상기 에이직칩(100)에서 출력되는 클럭(CLOCK)을 상기 다이오드(D1)와 커패시터(C1)를 통해 반파정류하여 용량이 113pF이상인 상기 커패시터(C2)에 축적함으로써, 정상적인 클럭 신호(CLOCK)가 인가되는 경우, 상기 커패시터(C2)에 축적된 전압(VC2)이 상기 저항(R1)을 통해 방전되어도 상기 엔타입 바이폴라 트랜지스터(Q1)의 문턱전압(Vth)이상으로 유지되므로, 상기 외부 전원전압(VCC)을 출력한다.

그러나, 상기 에이직칩(100)에서 출력되는 클럭(CLOCK)이 설정한 주파수보다 낮은 주파수로 인가되거나 상기 에이직칩(100)의 출력 클럭(CLOCK)이 고전위나 저전위로 유지하며 비정상적으로 출력되는 경우, 상기 에이직칩(100)에서 출력되는 클럭(CLOCK)을 차단하여 상기 엔타입 바이폴라 트랜지스터(Q1)를 턴오프시킴으로써, 상기 피타입 바이폴라 트랜지스터(Q2)는 베이스와 에미터로 상기 외부 전원전압(VCC)을 인가받아 턴오프되어 전원을 차단한다.

상기에서 상세히 설명한 바와 같이, 본 발명은 에이직칩에서 출력되는 클럭신호를 마이크로 컴퓨터를 사용하지 않고 커패시터와 다이오드로 이루어진 간단한 회로를 이용하여 직접 입력받아 상기 클럭신호에 동기되어 사용하는 직류/직류 컨버터의 오동작을 방지함으로써, 상기 에이직칩 및 마이크로 컴퓨터의 입출력 포트의 수를 감소시킴에 따라 내부 회로의 설계가 간단해지며, 설계 면적을 최소화하는 효과가 있다.

Claims

원하는 주파수를 갖는 동기 클럭을 발생시키는 에이직칩과; 상기 에이직칩에서 출력되는 클럭의 직류 성분을 차단하는 제1 커패시터와; 애노드로 상기 제1 커패시터를 통해 상기 에이직칩에서 출력되는 클럭을 인가받아 이를 반파정류하여 출력하는 다이오드와; 상기 다이오드의 캐소드와 접지사이에 연결되어 상기 다이오드의 출력신호를 축적하는 제2 커패시터와; 상기 제2 커패시터와 병렬로 연결되어 상기 제2 커패시터에 축적된 전압을 방전시키는 제1 저항과; 제2 저항을 통해 베이스로 인가되는 상기 제2 커패시터에 축적된 전압에 의해 도통제어되어 에미터의 접지전압을 출력하는 엔타입 바이폴라 트랜지스터와; 제3 저항을 통해 상기 엔타입 바이폴라 트랜지스터의 출력전압 또는 제4 저항을 통해 외부 전원전압을 베이스에 인가받아 도통제어되어 에미터로 인가되는 상기 외부 전원전압을 콜렉터로 출력하는 피타입 바이폴라 트랜지스터로 구성하여 된 것을 특징으로 하는 전원 보호 회로.
제1항에 있어서, 상기 제2 커패시터는 축적된 전압을 상기 엔타입 바이폴라 트랜지스터의 문턱전압보다 높게 유지하도록 한 것을 특징으로 하는 전원 보호 회로.