Claims (10)
단층을 형성하며 상호간의 위치가 멀리 이격되어있는 소정수의 구조물을 포함하고 소정의 간격으로 제1패턴이 형성되어 있는 반도체기판상에, 상기 제1패턴을 보호하기 위한 제1절연층을 형성하는 공정, 상기 제1절연층의 상부에 제1물질층을 형성하는 공정, 상기 제1패턴 상호간의 위치가 멀리 이격되어 단차가 심하게 형성된 제1물질층의 상부에 포토레지스트 패턴을 형성하는 공정, 상기 포토레지스트 패턴을 마스크로 하여 상기 제1패턴 상부에 일정두께만을 남기도록 식각하여 상기 제1패턴의 상부가 더 낮은 단차를 형성하도록 하는 공정, 상기 포토레지스트 패턴을 제거하는 공정, 상기 제1패턴 상부의 제1물질층상에 제2패턴을 형성하는 공정, 및 상기 제2패턴 형성 공정후 결과물 전면에 제2물질층을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.Forming a first insulating layer for protecting the first pattern on a semiconductor substrate forming a single layer, the semiconductor substrate including a predetermined number of structures spaced apart from each other, and having a first pattern formed at a predetermined interval; Forming a first layer of material on the first insulating layer; forming a photoresist pattern on the first material layer in which the steps are severely spaced apart from each other by the positions of the first patterns; Etching the photoresist pattern as a mask so as to leave only a predetermined thickness on the first pattern so that the upper portion of the first pattern forms a lower step, removing the photoresist pattern, and upper part of the first pattern Forming a second pattern on the first material layer, and forming a second material layer on the entire surface of the resultant after the second pattern forming process. A manufacturing method of a semiconductor device with a gong.
제1항에 있어서, 상기 제1패턴과 제2패턴은 동일 수직선상에 위치하도록 형성하는 것을 특징으로 하는 반도체장치의 제조방법.The method of claim 1, wherein the first pattern and the second pattern are formed on the same vertical line.
제1항에 있어서, 상기 제1패턴과 제2패턴을 구성하는 물질은 다결정실리콘 또는 텅스텐 실리 사이드임을 특징으로 하는 반도체장치의 제조방법.The method of claim 1, wherein the material forming the first pattern and the second pattern is polycrystalline silicon or tungsten silicide.
제1항에 있어서, 상기 제1절연층을 구성하는 물질은 저온산화막, PE-TEOS, PE-SiH4, USG 또는 PSG임을 특징으로 하는 반도체장치의 제조방법.The method of claim 1, wherein the material constituting the first insulating layer is a low temperature oxide film, PE-TEOS, PE-SiH 4 , USG, or PSG.
제1항에 있어서, 상기 제1물질층 및 제2물질층을 구성하는 물질은 BPSG임을 특징으로 하는 반도체장치의 제조방법.The method of claim 1, wherein the material constituting the first material layer and the second material layer is BPSG.
제1항에 있어서, 상기 제1패턴이 불순물이 도핑된 다결정실리콘으로 구성되는 경우에는, 상기 제1물질층의 형성공정 이전에 불순물이 도핑되지 않은 HTO, PE-SiH4, 또는 PE-TEOS와 같은 물질을 소정의 두께로 도포하는 공정을 추가함으로써 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.The method of claim 1, wherein when the first pattern is formed of polycrystalline silicon doped with impurities, HTO, PE-SiH 4 , or PE-TEOS that is not doped with impurities before the process of forming the first material layer may be used. A method of manufacturing a semiconductor device, comprising the step of applying the same material to a predetermined thickness.
제1항에 있어서, 상기 제2물질층 형성 공정후, 제1물질층 및 제2물질층을 800℃∼900℃에서 플로우하는 공정을 추가함으로써 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.The method of manufacturing a semiconductor device according to claim 1, further comprising adding a step of flowing the first material layer and the second material layer at 800 ° C to 900 ° C after the second material layer forming step.
제1항에 있어서, 상기 제1물질층을 식각하는 공정은 상기 포토레지스트 패턴을 마스크로 하여 선택적으로 상기 제1물질층을 반도체기판이 노출되도록 식각하는 공정 후, 상기 제2패턴을 형성하는 공정 이전에 상기 제1물질층이 식각된 구조물 전면에 제3물질층을 형성하는 공정을 추가함으로써 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.The method of claim 1, wherein the etching of the first material layer comprises forming the second pattern after selectively etching the first material layer to expose the semiconductor substrate using the photoresist pattern as a mask. And forming a third material layer on the entire surface of the structure in which the first material layer has been etched before.
활성영역과 비활성영역을 분리하기 위한 필드산화막을 형성하는 공정과 게이트 및 소오드/드레인 영역으로 이루어지는 트랜지스터를 형성하는 공정과 상기 트랜지스터를 절연시키기 위한 제1절연막을 형성하는 공정과 제1절연막을 식각하여 상기 트랜지스터의 소오스 영역상에 비트라인을 형성하는 공정으로 이루어진 반도체장치의 제조방법에 있어서, 상기 비트라인 형성공정 후 결과물 전면에 제1물질층을 형성하는 공정, 셀어레이 영역상의 제1물질층을 소정깊이 식각하여 주변회로영역의 단차보다 낮게 형성하는 공정, 상기 제1물질층의 일부영역을 식각하여 상기 소오스/드레인 영역의 반도체기판을 노출시켜 콘택홀을 형성하는 공정, 상기 제1물질층의 상부에 콘택홀과 접촉하는 스토리지전극을 형성하는 공정, 상기 스토리지전극 상부에 유전체막을 형성하는 공정, 상기 유전체막 상부에 플레이트전극을 형성하는 공정, 상기 플레이트전극 상부에 플레이트전극을 보호하기 위한 제2절연막을 형성하는 공정, 및 상기 제2절연막 상부에 제2물질층을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.Forming a field oxide film for separating the active and inactive regions, forming a transistor comprising a gate and a cathode / drain region, forming a first insulating film to insulate the transistor, and etching the first insulating film. Forming a bit line on the source region of the transistor, wherein the first material layer is formed on the entire surface of the resultant after the bit line forming process; Etching a predetermined depth to form lower than the step of the peripheral circuit region, etching a partial region of the first material layer to expose a semiconductor substrate of the source / drain region to form a contact hole, the first material layer Forming a storage electrode in contact with a contact hole at an upper portion of the electrode; Forming a film, forming a plate electrode on the dielectric film, forming a second insulating film on the plate electrode to protect the plate electrode, and forming a second material layer on the second insulating film. A process for producing a semiconductor device, comprising the steps of:
제9항에 있어서, 상기 제1물질층을 식각하는 공정은 상기 셀어레이 영역상의 제1물질층을 반도체기판이 노출되도록 식각하는 공정 후, 상기 스토리지전극을 형성하는 공정 이전에 상기 제1물질층이 식각된 구조물 전면에 제3물질층을 형성하는 공정을 추가함으로써 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.The method of claim 9, wherein the etching of the first material layer comprises etching the first material layer on the cell array region to expose the semiconductor substrate, and before forming the storage electrode. And forming a third material layer on the entire surface of the etched structure.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.