KR940011070B1 - 텔레비젼 표시 시스템 - Google Patents

텔레비젼 표시 시스템 Download PDF

Info

Publication number
KR940011070B1
KR940011070B1 KR1019860003875A KR860003875A KR940011070B1 KR 940011070 B1 KR940011070 B1 KR 940011070B1 KR 1019860003875 A KR1019860003875 A KR 1019860003875A KR 860003875 A KR860003875 A KR 860003875A KR 940011070 B1 KR940011070 B1 KR 940011070B1
Authority
KR
South Korea
Prior art keywords
data storage
storage means
digital data
arc
base pin
Prior art date
Application number
KR1019860003875A
Other languages
English (en)
Other versions
KR860009577A (ko
Inventor
윌리암 스토프턴 죤
Original Assignee
알 씨 에이 라이센싱 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 라이센싱 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 라이센싱 코포레이션
Publication of KR860009577A publication Critical patent/KR860009577A/ko
Application granted granted Critical
Publication of KR940011070B1 publication Critical patent/KR940011070B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Details Of Television Scanning (AREA)
  • Television Systems (AREA)
  • Picture Signal Circuits (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Details Of Television Systems (AREA)
  • Television Receiver Circuits (AREA)

Abstract

내용 없음.

Description

텔레비젼 표시 시스템
제 1 도는 음극선관의 부분도 및 그 관련 회로의 개요도.
제 2 도는 제 1 도에서 도시된 구조의 등가회로를 설명하는 개요도.
제 3 도는 제 1 도에서 도시된 구조를 설명하는데 유용한 파형을 설명하는 전류대 시간의 그래프.
제 4 도는 본 발명을 구체화한 데이터 방호 장치를 포함하는 디지탈 텔레비젼 수상기의 부분적인 개략형 블록도.
* 도면의 주요부분에 대한 부호의 설명
21 : 음극선관 22 : 봉합체
23 : 피복층 24 : 외부 전도성 피복층
26 : 전자총 31 : 캐소드 베이스 핀
32 : 표시 출력회로 37 : 베이스 핀
40 : 커패시터 50 : 등가회로
408 : 안테나 410 : 검출기 회로
440 : 마이크로 프로세서 442 : 래치
454 : 파우어-온 리세트 회로 456 : OR 게이트
본 발명은 텔레비젼 표시기의 음극선관(CRT)에서의 아크-오버(arc-over) 상태를 검출하고 아크-오버 조건에 의해 전와(轉訛)될 수도 있는 어떤 디지탈 데이터를 재생시키는 장치에 관한 것이다.
CRT내의 전자 빔에 있어 가속 전위 혹은 얼터(ulter) 전압은 교류 전류 전압을 정류하고 CRT의 얼터 전극에 정류된 전압을 결합함으로써 발생된다. 얼터 전극은 CRT 봉합체의 얼터 안쪽 전도성 피복층에 연결된다. 내부 피복층은얼터 커패시터의 한쪽 판을 형성한다. 얼터 외부 전도성 피복층을 얼터 전류를 위한 얼터 접지 귀환 단자로 사용되는 다른쪽 판을 형성한다.
전자총의 애노드는 전형적으로 스프링 접촉에 의해 내부 전도성 피복층에 연결된다. 얼터 가속 전위는 애노드에서 활성화 전압으로 부여된다. 스크린, 그리드 및 캐소드와 같은 다른 전극에서 활성화 전압은 CRT외부의 관련 활성화 회로에 의해 발생된다. CRT의 베이스(base)에 있는 연결핀은 관련되는 활성환 전압을 관련 전자총 전극에 연결한다.
예를들면, 필라멘트 핀의 하나와 같은 CRT의 베이스에 있는 핀의 하나는 얼터 전류용 접지 귀환 베이스핀으로 사용될 수 있다. 이 핀은 접지와 얼터 외부 전도성 피복층에 연결된다. 접지 귀환 베이스 핀으로부터 외부 피복층까지의 대표적 종결 구조체는 CRT 봉합체상의 외부 전도성 피복층 위에 압착된 U형 동편 조선을 포함할 수 있다. 하나 혹은 여러개의 동선은 여러점을 동편조선을 따라서 접지 귀환 베이스 핀에 연결한다. 접지 귀환 베이스 핀은 또한 활성화 회로와 샤시가 상호 접지 전류 귀환부를 구비한다면 동선에 의해 활성화 회로의 공통 접지 전류 귀환 단자 혹은 샤시 접지 단자로도 연결된다.
CRT 아크-오버는 얼터 커패시터 양단에서의 얼터 전압이 여러개의 연결 베이스 핀에 결합되어, 활성화 회로와 공통 전류 귀환 선로를 공유하는 다른 회로가 비교적 낮은 임퍼던스 얼터 커패시터 소스로부터의 과전압에 영향을 받게 되는 자연 발생적인 상태이다. 고감도의 반도체 장치는 과전압 발생과 샤시와 활성화 회로에서 흐르는 상대적으로 큰 아크-오버 전류로 인하여 파손될 수 있다.
아크-오버로부터 보호하기 위한 종래 기술은 활성화 회로와는 동떨어진 아크-오버 전류를 음극선관 연결용 베이스 핀에 결합된 스파크 간격을 통하여 얼터 접지 귀환 단자에 직접적으로 분로시키는 단계를 포함한다. 비교적 높은 임피던스 저항 또는 여러개의 베이스 핀과 활성화 회로 사이에 결합되어 아크-오버 전압을 제한하기 위해 저항 양단에서 전압을 강하시킨다.
그럼에도 불구하고, 활성화 회로내에서 아크-오버 전류 발진이 계속 발생할 수 있다. 얼터 접지 귀환 단자와 샤시 혹은 활성화 회로 사이의 표유 용량은 비교적 크고 바람직하지 못한 아크-오버 전류 발진을 견디기에 충분할 정도로 낮은 임피던스의 접지 귀환 베이스 핀으로부터의 AC 전류 선로를 제공할 수 있다.
종래의 디지탈 텔레비젼 수상기에 있어서 오디오 음량, 명도, 색조 및 포화와 같은 시청자 제어식 조정부는 디지탈 데이타 저장 소자에 포함된다. CRT 아크-오버 발진은 접지 전위 웰(well)을 텔레비젼 영상 회로를 통하여 자체의 명목치 이상으로 일시적으로 상승시킬 수 있다. 접지 전위에서 이러한 섭동으로 인하여 플립플롭으로 구성된 레지스터 혹은 랜덤 악세스 메모리 RAM과 같은 디지탈 데이타 저장 소자의 상태를 임의로 변경시킬 수도 있고 이러한 저장 소자가 보유하는 데이타를 전와시킬 수도 있다. 이런 값을 불규칙하게 전와시키는 것은 이에 대응하는 아날로그 텔레비젼 수상기의 사용자 제어용 전위차계를 임의로 돌리는 것과 유사하다.
본 발명은 음극선관에서의 아크-오버에 의해 저장수단의 상태를 임의로 변화시켜 저장된 데이타의 전와현상이 초래될 수도 있는 제 1 디지탈 자료 저장수단과 음극선관을 포함하는 텔레비젼 표시 시스템에 관한 것이다. 상기 시스템은 음극선관에서 아크-오버의 발생시에 제어 신호를 발생하기 위해 음극선관에 결합된 수단과 제 1 디지탈 데이타 저장수단에 결합되어 제 1 디지탈 데이타 저장수단이 보유하는 데이타를 예정값으로 바구기 위해 제어 신호에 응답하는 수단을 포함하는 파괴 회복 수단을 포함한다.
제 1 도에서 도시된 바와 같이 텔레비젼 수상기의 CRT(21)는 유리 봉합체(22), 내부 전동성 피복층(23) 및 외부 전도성 피복층(24)을 포함한다. 피복층(23), (24)는 커패시터(40)의 판 혹은 전극을 형성한다. 텔레비젼 수상기가 동작하는 동안 고전압 가속 전위가 얼터 커패시터(40)에 발생한다. 설명하지 않은 플라이 백(flyback) 변압기에 의해, 발생되는 것과 같은 교류 전압은 정류되어, 종래의 얼터 고전압 단자 구조체(25)를 통해 내부 피복층(23)에 연결된다.
종래의 전자총(26)은 CRT 봉합체(22)의 네크 부분(24) 내부에 위치한다. 스프링 접촉부(29)는 내부 피복층(23)을 전자총(26)의 애노드 전극(28)에 접속시킨다. 얼터 고전압은 애노드 전극(28)에 활성화 전압을 제공한다.
포커스(focus)와 스크린 전극과 같은 전자총(26)의 다른 전극에 대한 활성화 전압은 음극선관과 다른 텔레비젼 수상기와 연관된 활성화 회로로부터 다른 베이스 핀을 통해 연결된다. 예로 제 1 도에서 설명된 바와 같이 캐소드 전극(30)에 대한 활성화 전압은 부분적으로 예시한 비디오 출력 활성화 회로(32)로부터 캐소드베이스 핀(31)을 통해 연결된다.
비디오 출력 회로(32)는 직류 전압원 +VB이 저항(34)을 통해 연결된 구동 트랜지스터(33)를 포함한다. 설명되지 않은 종래의 비디오 처리 회로로부터 트랜지스터(33)의 베이스에 비디오 입력 신호가 연결된다. 트랜지스터(33) 콜렉터에 있는 캐소드 구동 신호는 저항(35)을 통해 캐소드 베이스 핀에 연결된다. 활성화 회로(32)에서 베이스 핀(31)에로의 종단부는 종래의 것일 수 잇으며 일반적으로 땜납 단자 C로 표시된다.
트랜지스터(33)의 에미터는 저항(41)을 통하여 활성화 회로(32)의 공통 접지 전류 귀환 단자 S에 연결된다. 그러한 공통 귀환 단자 S는 프레임 혹은 샤시(36)위에 혹은 분리된 인쇄 회로 기판 위에 위치할 수 있으며 인쇄 회로 기판과 샤시는 상호 접지 귀환 통로를 공유한다.
설명하지 않은 다른 전극 베이스 핀은 캐소드 베이스 핀(31)에 대해 설명한 것과 유사한 방법으로 각각의 활성화 회로에 전기적으로 서로 연결될 수 있다.
외부 전도성 피복층(24)은 얼터 전류 귀환 단자로 사용한다. 예를들면, 스파크 갭에 의해 캐소드 베이스핀(31)에 결합되는 접지 귀환 베이스 핀(37)에서부터 얼터 외부전도성 피복층(24)과, 제 1 도에서 설명했던 샤시(36) 접지나 또는 설명되지 않은 전자총(26)에 대한 활성화 회로의 공통 전류 귀환 단자중 어느 하나로 전기적으로 연결된다. 대표적으로 전도체(38), (38'), (39)가 베이스핀(37)과 외부 피복층(24) 위에 있는 두개의 다른 점 사이와 베이스 핀(37)과 샤시 접지 사이에 각기 연결된다. 전도체(38), (38'), (39)가 베이스핀(37), 외부 전도성 피복층(24) 및 샤시(36) 접지로 종단되는 단자 구조체는 종래의 것이며 각각의 땜납단자 P, A, A'와 공통 귀환 단자 S로 제 1 도에 표시되어 있다.
도체(38) (39')는 접지 베이스 핀(37)에서 외부 피복층(24)의 얼터 전류 귀환 단자로의 제 1 직류 통로를 형성한다. 도체(39)는 접지 베이스 핀(37)에서 샤시 또는 활성화 회로 공통 전류 귀환 단자 S로의 제 2 직류 통로를 형성한다.
샤시(36)와 외부 피복층(24)의 얼터 전류 귀환 단자 사이의 CRT 아크-오버 전류의 교류 전류 통로는 커패시터 Cs1과 Cs2로 제 1 도에서 도시된 것처럼 샤시(36)와 외부피복층(24) 사이에 표유 커패시턴스로 형성된다. 비록 Cs1과 Cs2만 도시되었지만, 샤시의 표유 커패시턴스는 샤시(36)의 전체 구조에 이용되며 도식적으로 제 2 도에서 도시된 등가 회로(50)의 커패시터 Cs로 나타내질 수 있다.
제 2 도에서, 회로(50)는 단자 C와 얼터 커패시터(단자 A)의 외부 피복층(24) 사이, 단자 P와 단자 A 사이, 단자 P와 공통 귀환 단자 S 사이 및 단자 A와 단자 S 사이의 아크-오버 전류 통로에 대한 전기적인 도식을 나타낸다. 소자 L38과 R38은 도체(38)의 고유 인덕턴스와 저항값을, L38'와 R38'는 도체(38)의 고유 인덕턴스와 저항값을 나타낸다. 인덕터 L40, 저항 R40및 커패시터 C40은 각각, 얼터 인덕턴스, 저항 및 커패시턴스를 나타낸다 저항 R26은 전자총(26)과 내부 피복층(23) 사이에 있는 단자 구조체의 저항값을 나타낸다. RA는 외부 전도성 피복층과 동편조선 단자 구조체 사이의 저항값을 나타낸다. 단자 A와 A'는 이 단자 구조체상의 여러점에 연결된다. 그곳에는 이 단자 구조체 고유의 어느 정도의 저항값과 인덕턴스가 있으나 등가회로(50)의 도시된 소자와 비교할때 아크-오버 상태에서는 무시할 수 있다. 따라서 단자 A와 A'사이의 통로는 도체로 설계된다. 위에서 보았듯이 점선으로 도시된 커패시터 Cs는 외부 전도성 피복층(24)과 샤시(36) 사이의 분포된 커패시턴스를 나타낸다.
제 1 도에서 화살표 X-X에 의해 도시되었듯이 아크-오버는 캐소드 베이스 핀(31)과 접지 귀환 베이스핀(37) 사이에서 발생할 수 있다. 얼터 전압의 대부분은 단자 P와 C에 연결된다 제 1 및 제 2 아크-오버전류 I1및 I2는 도체(38)과 (38')에서 흘러서 얼터 귀환 전류에 대한 방전 통로를 제공한다.
제 2 도에서 도시되었듯이 전압 V1은 외부 피복층(24)의 종전 단자 A와 단자 P 사이에서 발생된다. 이 전압은 인던터 L38및 레지스터 R38과 인덕터 L38및 레지스터 R38'의 병렬 임피던스 양단에 발생될 것이다. 전압 V1은 아크 오버 동안 구동 전위로서 작용하며, 전자총 전극 활성화 회로의 접지 전류 귀환 통로, 컨덕터(39) 및 샤시(36)에서 흐르는 제 2 의 발진 아크-오버 전류 I3을 발생시킨다. 제 2 도에서 정상적으로 불충분하게 감쇠된 진동 전류 I3은 표유 커패시턴스를 통해 얼터 접지 귀환 단자 A에 연결됨을 보여준다. 단자 P에서 단자 S까지의 전압 V2는 인덕터 L39와 저항 R39의 직렬 임피던스를 통하는 전류 I3에 의해 발생된다.
전형적인 아크-오버 상태동안 불충분하게 감쇠된 진동 전류 I3은 제 3 도에서 도시된다. 아크-오버는 근접 시간 t1에서 시작하여 여러 주기를 진동하는 전류 I3을 발생시키고, 제 1 최대 근접시간 t2와 제 1 최소 근접 시간 t3에 도달한다.
제 3 도에서 도시한 진동 전류 I3와 더불어 전압 V2는 양과 음의 크기 둘다 비교적 큰 값으로 추측된다. 예로, 양의 피크 크기는 R39를 통해 발생한 저항성 전압 강하와 또한 t1-t2동안 비교적 큰 전류 변화+dI3/dt로 인해 L39를 통해 발생된 정극성 유도 전압 강하에 의해 발생된다. 전압 V2에 대한 비교적 큰 부극성 피크 크기는 t2-t3동안 비교적 큰 전류 변환 -dI3/dt로 인해 L39를 통해 발생된 정극성 유도 전압 강하에 의해 발생된다. 전압 V2에 대한 비교적 큰 부극성 피크 크기는 t2-t3동안 비교적 큰 전류 변환 -dI3/dt로 인해 L39를 통해 발생된 부극성 유도성 전압 강하에 의해 발생된다.
아크-오버 상태로 인한, I3과 유사한 발진 전류는 샤시(36)와 같이 공통 접지 귀환 통로를 구비한 다른 회로에서 흐를 수도 있다. 이러한 전류로 인해, 이러한 회로가 비교적 큰 정극성과 부극성 크기를 지닌 전압을 발생할 수도 있다. MOS 플립플롭과 같은 디지탈 데이타 저장 소자의 접지 연결부에 인가된 이러한 종류의 전압은 이러한 소장에 저장된 데이타의 값을 임의로 변경 시킬 수도 있다.
제 4 도는 오디오 음량, 영상, 명도, 색조 및 색 포화에 대한 시청자의 제어 값이 디지탈 데이타 저장 소자에 보유되어 있는 디지탈 텔레비젼 수상기를 도시한 것이다. 도시된 수상기는 또한 자체 방전 차단이 없이 CRT 아크-오버 상태의 발생 여부를 검출하여 아크-오버 상태에 의해 끼쳐질 수 있는 데이타 저장 소자에 보유된 시청자 제어값을 복원하는 회로를 포함한다.
제 4 도를 참조하면, 무선 주파수 칼라 텔레비젼 신호는 안테나(408)에 의해 수신되며, 튜너, 중간 주파수 증폭기 및 검출기 회로(410)에 인가된다. 회로(410)는 종래의 회로 소자를 포함하며, 분리된 출력 단자에서 기저대 오디오 및 기저대 합성 비디오 신호를 제공한다. 기저대 오디오 신호는 오디오 처리장치(APU) (412)에 인가된다. 예로 APU(412)는 오디오 음량에 대한 시청자의 기호에 따라 기저대 오디오 신호의 증폭을 조정할 수 있다. 본 실시예에서 시청자에 의해 조정되는 발성 오디오 레벨과 같은 디지탈 값은 다음에 설명되는 제어 마이크로 프로세서에 의한 APU(412)에 인가된다. APU(412)는 텔레비젼 프로그램의 오디오 부분을 재생시키기 위해 확성기 (416)을 구동하는 오디오 증폭기(414)에 음량 조절된 신호를 인가한다.
회로(410)로부터의 기저대 합성 비디오 신호는 AD 변환기 ADC(420)에 인가된다. ADC(420)는 합성 영상 신호를 표시하는 디지탈 샘플을 예로, 합성 비디오 신호를 휘도와 색도 성분으로 분리하고 휘도 성분의 명도를 조정하며, 색도 성분의 포화를 조정하며 그렇지 않으면 휘도 및 색도 성분을 저리하여 휘도 신호와(R-Y) 및 (B-Y) 색차 신호를 발생시키는 비디오 처리장치(VPU) (422)에 공급한다. 휘도와 색도성분에 대한 조정은 마이크로 프로세서(440)에 의해 VPU(422)에 인가된 시청자 신호에 따른 명도, 색조 및 포화값을 나타내는 디지탈 값으로 제어된다.
본 실시예에서 시청자는 시청자 제어기(450)를 거쳐 이러한 값과 오디오 음량 값을 변경한다. 예로, 이러한 제어기를 사용하여 시청자는 색포화 래치(442), 영상 명도(PIX) 래치(444), 색조 래치(446) 및 오디오 음량 래치(448)안에 저장된 값을 증감시킬 수 있다. 예로 래치(442) 내지 (448)는 MOS 플립플롭으로 구성된 레지스터이다. 각각의 래치(442) 내지 (448)는 주기적으로 마이크로 프로세서에 의해 판독된다. 이러한 값에 근거하여 마이크로 프로세서(440)는 시청자의 신호도에 맞게 APU(412)에 의해 처리된 음성 신호의 레벨과 VPU(422)에 의해 처리된 휘도 신호의 레벨과 색도 신호의 레벨 및 위상을 조정한다.
제 4 도에 도시된 텔레비젼 수상기에 전력이 인가될때 래치(442) 내지 (448)가 보유하는 값은 0일 수도 있고 한정되지 않을 수도 있다. 전력이 인가된 직후 파우어-온 리세트 회로(454)는 펄스를 발생시키는데, 이 펄스는 OR 게이트(456)의 한 입력 핀과 게이트(456)을 경유하여 제어 마이크로 프로세서(440)의 리세트 입력 핀에 인가된다. 이 펄스로 인하여 마이크로 프로세서(440)가 EEPROM(452)에서 포화, 명도, 색조 및 음량 래치용 프리세트 값을 회복하고 대응 래치(442)로 이러한 값을 복사해 넣게 된다. EEPROM(452)에서 보유하는 값은 공장에서 조정되거나 또는 시청자에 의해서 래치(442) 내지 (448)에서 조정된 값으로 변경될 수도 있다. EEPROM(452)에서 프리세트 값을 변화시키기 위해, 시청자는 시청자 제어기(450)내의 프리세트 스위치를 공급받는다. 이 스위치는 마이크로 프로세서(440)에 펄스를 인가함으로써, 래치(442) 내지 (448)내의 값을 EEPROM(452)의 대응 저장 셀내로 값을 복사해 넣게 된다. VPU(422)는 휘도 신호와 (R-Y) 및 (B-Y) 색차 신호를 표시하는 조정된 디지탈 신호를 디지탈 아날로그 변환기에 인가한다. 본 실시예에서 DAC(423)와 ADC(420)는 동일한 집적 회로내에 합쳐질 수 있다. DAC(423)는 또한 휘도 신호와 (R-Y) 및 (B-Y) 색차 신호를 나타내는 디지탈 신호를 아날로그 적색, 녹색 및 청색의 원색 신호로 변환하는 매트릭스를 포함하며, 이러한 아날로그 신호를 RGB 증폭기(424)에 인가한다. RGB 증폭기(424)는 CRT의 베이스 핀에 인가되는 캐소드 구동회로 R, G와 B를 발생한다. 따라서 RGB 증폭기(424)는 제 1 도에서 보였듯이 트랜지스터(33)와 저항(34), (35)와 (41)을 포함한다.
ADC(420)는 또한 편향 처리 유니트 DPU(430)에 디지탈화된 합성 비디오 신호를 인가한다.
예로, 이 회로는 합성 비디오 신호로부터 수평 동기 펄스를 분리하여, 수평 출력 회로(432)에 인가되는 수평 구동 신호를 발생한다. DPU(430), 마이크로 프로세서(440), APU(412), ADC(420)와 VPU(422)는 독일 연방 공화국, 프라이부르그 소재의 아이 티 티 인테르메탈 게엠 베하(ITT Intermetal GmbH)에 의해 각각 제조된 MAA 2500, MAA 2000, MAA 2400, MAA 2100과 MAA 2200과 같은 상업상 이용할 수 있는 집적 회로일 수도 있다.
회로(432)는 종래 텔레비젼 수상기의 수평 출력 증폭기, 수평 출력, 혹은 플라이백 변압기와 댐퍼 다이오드를 포함한다. 수평 출력 회로(432)에 의해 공급된 신호의 하나는 고전압 교류전류인데, 그 전류는 고전압 공급회로(434)에 인가된다. 회로(434)는 고전압 교류전류를 정류하여 CRT(21)용 애노드 전압을 발생한다. 상술한 바와 같이, 이 애노드 전압은 얼터 커패시터의 한쪽 판을 형성하는 CRT(21)의 내부 전도성 피복층(23)에 인가된다. CRT의 외부 전도성 피복층(24)은 얼터 캐패시터의 제 2 판이다. 외부 피복층(24)은 도체(38), (38')에 의해 CRT(21)의 접지 귀환 베이스 핀(37)에 연결된다. 베이스 핀(37)은 스프크 갭 SG1, SG2와 SG3에 연결된다. 본 실시예에서 이러한 스파크 갭을 CRT 아크-오버 동안 흐를 수 있는 높은 전압과 전류로부터 CRT(21)의 캐소드 베이스 핀에 결합된 회로를 보호한다. 스프크 갭은 아크-오버 전류를 도체(38), (38')를 경유하여 외부 전도성 피복층(24)으로 흐르고 도체(39)를 경유하여 샤시 접지로 흐른다.
CRT 아크-오버 상태를 검출하는데 사용되는 회로를 페라이트 토로이드(torroid) (460), 다이오드(462), 저항(461), 커패시터(466)와 제너 다이오드(468)를 포함한다. 도체(38)는 토로이드(460)를 통과하며 펄스 변압기(461)의 1차권선으로서 작용한다. 예로, 펄스 변압기의 2차권선(465)으로 토로이드 주위에 2회 감긴 도선으로 구성한다. 2차권선의 한쪽 끝은 접지에 연결되고 다른 끝은 다이오드(462)의 애노드 단자에 연결된다.
예로, CRT 아크-오버 상태가 발생할때 전류는 스파크 갭 SG1으로부터 도체(38)를 통해 CRT(21)의 외부 전도성 피복층(24)으로 흐른다. 이 전류는 펄스 변압기(461)의 2차권선에서 비슷한 전류를 유도한다. 2차권선에서의 전류는 다이오드(462)에 의해 정류된다. 다이오드(462)의 애노드 단자와 커패시터(466)의 제 1 단자 사이에 연결된 저항(464)은 커패시터(466)를 충전시키는 전류 흐름을 감소시키고, 커패시터(466)의 제 2 단자는 접지에 연결된다. 제너 다이오드(468)는 접지에 연결된 캐소드 단자를 구비한 커패시터(466)와 병렬로 연결된다. 상호 연결되어 있는 커패시터(466)의 제 1 단자와 제너 다이오드(468)은 OR 게이트(456)의 손상을 방지하기 위해 커패시터(466) 양단에 발생되는 전압을 제한하는 작용을 한다. 성분의 값을 적절히 선택함으로써, 위에 설명된 CRT 아크-오버 검출회로는 게이트(456)를 통해 제어 마이크로 프로세서(440)의 리세트 입력단자에 전달하기에 충분한 정도의 진폭과 지속기간을 갖춘 펄스를 OR 게이트(456)의 입력에서 발생시키도록 설계된다.
리세트 기능작동에 대해 상술된 바와 같이, 이러한 펄스는 마이크로 프로세서 EEPROM(452)로부터 CRT 아크-오버 감지 회로는 도체(38) (38')중 하나에 연결되어 CRT(21)의 외부 전도성 피복층에 접지 귀환 베이스 핀(37)을 연결한다. 이 구성은 아크-오버 전류의 빠른 방전을 위하여 도체(38')를 경유한 통로를 낮은 임피던스 상태로 남긴다. 이러한 방전 통로 없이 접지 베이스 핀(37)과 외부 봉합층(24)의 얼터전류 귀환 단자 사이에 있는 직류 통로에서 토로이드(460)에 의해 생기는 부가적인 임피던스는 CRT의 베이스 핀에 큰 전위가 발생하도록 허용할 수도 있다. 이런 전위는 이러한 베이스 핀에 연결된 활성화 회로에 손상을 주기에 충분한 정도의 크기가 될 수 있다. 다른 회로가 CRT 아크-오버 상태 검출에 사용되어질 수도 있다. 예로, 회로(도시되지 않음)는 CRT 아크-오버로 인한 출력 전위 자체의 급강하를 감지하고 OR 게이트(456)에 출력 펄스를 제공하는 고전압 공급부(456)에 연결될 수 있다.
기술된 실시예의 동작을 요약해보면, CRT 아크-오버 상태는 펄스가 샤시 접지를 통해 방전될때 샤시 접지에 연결된 다른 회로의 기준 접지 전위를 혼동시키는 큰 전류 펄스를 발생한다. 이러한 상태에 영향을 받은 회로는 접지 전위의 변동으로 인해 불규칙하게 상태 변화될 수 있는 디지탈 데이타 저장 소자를 포함한다. CRT 아크-오버 상태는 마이크로 프로세서의 리세트 단자에 펄스를 인가하는 회로에 의해 검출되어 PROM에 저장된 프리세트 데이타를 사용하여 데이타 저장 소자에서 잠재적으로 파괴된 데이타를 회복시킨다.

Claims (6)

  1. 텔레비젼 표시 시스템에 따라 선택된 파라미터를 제어하기 위한 제 1 디지탈 데이타 기억수단과, 소정값의 프리셋 데이타를 기억하기 위한 제 2 디지탈 데이타 기억수단과, 분포에 응답하여 상기 제 2 디지탈 기억수단으로부터의 데이타를 기록하기 위해 상기 제 1 디지탈 데이타 기억수단에 기억된 데이타를 변조시키는 경향이 있는 전기적 분포에 응답하는 고정 회복 수단을 구비하는 텔레비젼 표시 시스템으로서, 상기 장치는 아크-오버되기 쉬운 음극선관(21)을 포함하는 텔레비젼 표시 시스템을 구비하며, 상기 제 1 디지틸 데이타 기억수단은 사용자 선택 화상 제어 셋팅 데이타를 기억하기 위해 사용자 입력에 응답하는 휘발성 메모리를 구비하며, 상기 아크-오버는 상기 제 1 디지탈 데이타 기억수단(442-450)에 기억된 사용자 제어 화상 셋팅을 표시하는 데이타를 변조시키는 경향이 있으며, 상기 장치는 상기 음극선관에서 아크-오버를 발생하는 제어 신호를 발생하는 음극선관(21)에 결합된 제어수단(461)을 구비하며, 상기 고장 회복수단(440, 452, 456)은 상기 제 1 디지탈 데이타 기억수단에 결합되고 상기 제 2 디지탈 데이타 기억수단에 기억된 프리셋 데이타에 따라 상기 제 1 디지탈 데이타 기억수단에 의해 유지된 데이타를 소정의 값으로 변화시키는 제어신호에 응답하는 수단을 구비하는 것을 특징으로 하는 텔레비젼 표시 시스템.
  2. 제 1 항에 있어서, 텔레비젼 표시 시스템에 전력이 인가될때 파우어-온 펄스 발생 수단이 펄스 신호를 발생하도록 제공되고 상기 제 1 디지탈 데이타 저장수단이 보유하는 데이타를 상기 소정의 값으로 변화시키기 위해 상기 제어신호와 상기 파우어-온 펄스 신호에 응답하는 수단을 포함하는 것을 특징으로 하는 텔레비젼 표시 시스템.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 디지탈 데이타 저장수단(442 내지 450)은 상기 제 1 디지탈 데이타 저장수단이 보유하는 데이타를 변화시키기 위한 수단과, 제 1 디지탈 저장수단의 디지탈 값을 상기 제 2 데이타 저장수단으로 선택적으로 복사하기 위하여 상기 제 1 디지탈 데이타 저장수단(442 내지 450)과 상기 제 2 데이타 저장수단에 결합된 수단을 포함하는 것을 특징으로 하는 텔레비젼 표시 시스템.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 디지탈 데이타 저장수단(442 내지 450)이 다수의 MOS 플립플롭을 포함하고; 상기 제 2 데이타 저장수단(452)이 EEPROM을 포함하며; 상기 제 2 데이타 저장수단으로부터 상기 제 1 디지탈 데이타 저장수단으로 디지탈 데이타 값을 복사하기 위한 상기 수단(440)이 마이크로 프로세서를 포함하는 것을 특징으로 하는 텔레비젼 표시 시스템.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 음극선관(21)은 제 1 판(23) 및 제 2 판(24)을 지닌 얼터 커패시터(40)과, 상기 제 1 판에 고전압원을 결합하는 전극(25)과, 상기 활성화 전극(30)과, 상기 활성화 전극에 결합된 베이스 핀(31), 접지 귀환 베이스 핀(37)과, 상기 얼터 커패시터의 제 1 판과 상기 활성화 전극 사이에서 아크-오버동안 상기 활성화 전극에 인가된 방전 초과 과전류를 방전하기 위해 상기 접지 귀환 베이스핀에 상기 활성화 전극 베이스 핀을 결합하는 수단(SG1, SG2, SG3)과, 상기 활성화 전극 베이스 핀을 결합하는 수단(SG1, SG2, SG3)과, 상기 접지 귀환 베이스 핀(37)과 상기 얼터 커패시터에 상기 과전류를 귀환시키기 위해 상기 귀환 베이스 핀(37)과 상기 얼터 커패시터의 제 2 전극 사이에 연결된 얼터 전류 귀환수단(38, 38')을 포함하고, 상기 제어수단(461)은 여기를 통해 흐르는 전류의 급속 증가를 표시하는 신호를 발생하기 위하여 상기 얼터 전류 귀환수단에 결합된 것을 특징으로 하는 텔레비젼 표시 시스템.
  6. 제 5 항에 있어서, 상기 제어수단은 변압기(461)를 포함하되, 상기 얼터 전류 귀환수단(38)이 상기 변압기의 1차권선을 따라 흐르는 전류의 크기를 표시하는 상기 기준 전위에 대하여 교류 신호를 제 2 단자에서 제공하기 위하여 기준 전원(접지)에 결합된 제 1 단자를 구비한 2차권선(465)을 포함하며, 상기 교류신호를 직류 신호로 변환하기 위하여 상기 변압기의 상기 2차권선의 제 2 단자에 결합된 정류기(462)와, 음극선관에서 아크-오버의 발생을 표시하고 제어전위를 제공하기 위해 상기 정류기와 상기 기준 전원사이에 결합된 커패시터(466)를 포함하는 것을 특징으로 하는 텔레비젼 표시 시스템.
KR1019860003875A 1985-05-20 1986-05-19 텔레비젼 표시 시스템 KR940011070B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/735,979 US4654717A (en) 1985-05-20 1985-05-20 Cathode-ray tube arc-over protection for digital data in television display apparatus
US735,979 1985-05-20

Publications (2)

Publication Number Publication Date
KR860009577A KR860009577A (ko) 1986-12-23
KR940011070B1 true KR940011070B1 (ko) 1994-11-22

Family

ID=24957975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860003875A KR940011070B1 (ko) 1985-05-20 1986-05-19 텔레비젼 표시 시스템

Country Status (10)

Country Link
US (1) US4654717A (ko)
EP (1) EP0203763B1 (ko)
JP (1) JPH0815326B2 (ko)
KR (1) KR940011070B1 (ko)
AT (1) ATE85440T1 (ko)
AU (1) AU587828B2 (ko)
CA (1) CA1233242A (ko)
DE (1) DE3687669T2 (ko)
ES (1) ES8707638A1 (ko)
FI (1) FI84125C (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199477A (ja) * 1984-10-19 1986-05-17 Sony Corp 放電保護回路
JPH0746297B2 (ja) * 1985-08-23 1995-05-17 ソニー株式会社 電子機器
US5446505A (en) * 1989-05-06 1995-08-29 Daewoo Electronics Co., Ltd. Color television system having broadcast program adaptive video/audio adjustment apparatus
US4982287A (en) * 1989-11-01 1991-01-01 Rca Licensing Corporation Control of brightness level adapted to control of contrast
US5148088A (en) * 1991-10-01 1992-09-15 North American Philips Corporation Limiting X-ray production in an operating CRT
JP2918388B2 (ja) * 1992-04-24 1999-07-12 オリオン電機株式会社 アナログ制御部の自動調整回路
US5285132A (en) * 1992-06-25 1994-02-08 U.S. Philips Corporation Display device
TW421772B (en) * 1996-07-11 2001-02-11 Samsung Electronics Co Ltd Cathode ray tube display apparatus
KR100222079B1 (ko) * 1996-10-17 1999-10-01 윤종용 모니터보호장치
JP2005347812A (ja) * 2004-05-31 2005-12-15 Orion Denki Kk Ｃｒｔ受像機及び高精細度対応ｃｒｔ受像機及びデジタル放送対応ｃｒｔ受像機
KR101938827B1 (ko) * 2018-05-15 2019-01-18 대한민국 난연목재 및 이의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767951A (en) * 1972-04-18 1973-10-23 American Plasticraft Co Electron tube socket
US4064454A (en) * 1973-02-14 1977-12-20 Matsushita Electric Industrial Co., Ltd. Corona discharge detecting device
JPS5494850A (en) * 1978-01-11 1979-07-26 Nissan Motor Arithmetic processor
US4207493A (en) * 1978-09-26 1980-06-10 Rca Corporation Cathode ray tube arc-over protection
US4253110A (en) * 1979-12-14 1981-02-24 Rca Corporation Automatic kinescope beam current limiter with sequential control modes
JPS55125016A (en) * 1979-03-19 1980-09-26 Tokyo Electric Power Co Protecion controller matching system
JPS561726A (en) * 1979-06-15 1981-01-09 Tokyo Electric Power Co Device for settling protective control unit
US4523295A (en) * 1982-09-07 1985-06-11 Zenith Electronics Corporation Power loss compensation for programmable memory control system
JPS5986974A (ja) * 1982-11-11 1984-05-19 Sharp Corp 自動輝度制限回路
JPS60160333A (ja) * 1984-01-30 1985-08-21 ソニー株式会社 電子装置
US4521811A (en) * 1984-05-02 1985-06-04 Rca Corporation Beam current limiting arrangement for a digital television system
GB2160396B (en) * 1984-06-05 1987-08-12 Int Computers Ltd Detecting flashovers in a cathode ray tube
JPS6172301A (ja) * 1984-09-14 1986-04-14 Sony Corp 電子装置
JPS6199477A (ja) * 1984-10-19 1986-05-17 Sony Corp 放電保護回路
JPS6196833A (ja) * 1984-10-17 1986-05-15 Sony Corp テレビ受像機

Also Published As

Publication number Publication date
FI861991A (fi) 1986-11-21
EP0203763A2 (en) 1986-12-03
EP0203763A3 (en) 1988-09-21
ES8707638A1 (es) 1987-08-01
AU587828B2 (en) 1989-08-31
CA1233242A (en) 1988-02-23
AU5738686A (en) 1986-11-27
JPH0815326B2 (ja) 1996-02-14
FI84125C (fi) 1991-10-10
US4654717A (en) 1987-03-31
EP0203763B1 (en) 1993-02-03
DE3687669D1 (de) 1993-03-18
JPS62274876A (ja) 1987-11-28
ATE85440T1 (de) 1993-02-15
FI84125B (fi) 1991-06-28
DE3687669T2 (de) 1993-09-02
FI861991A0 (fi) 1986-05-13
KR860009577A (ko) 1986-12-23
ES554894A0 (es) 1987-08-01

Similar Documents

Publication Publication Date Title
CA1078507A (en) High voltage shutdown circuit responsive to excessive beam current and high voltage
KR940011070B1 (ko) 텔레비젼 표시 시스템
US4967121A (en) Isolating high voltage transformer for video apparatus
US4829214A (en) Cathode ray tube degaussing control circuit
KR100272736B1 (ko) 빔 전류 표시 신호 발생용 장치
EP0547456B1 (en) Contrast beam current limiting arrangement with secondary brightness beam current limiting provisions
CA1259127A (en) Suppression circuit for video apparatus power supply
JP2938452B2 (ja) 垂直周波数偏向回路
US4114072A (en) High voltage protection circuit having predictable firing point
US4599673A (en) Degaussing system arrangements
US3742247A (en) High voltage interconnection system for cathode-ray tubes and the like
US3858084A (en) Voltage protection circuit
US4187451A (en) Color picture display device with a circuit for generating a screen grid voltage
JP2009302727A (ja) 電源装置及びテレビジョン
US7372509B2 (en) Focus voltage amplifier
KR0137036B1 (ko) 비디오 장치의 전원 공급 장치
JPH073728Y2 (ja) 陰極線管回路
US7102302B2 (en) Waveform generator for controlling an electron beam in a cathode ray tube
US3440481A (en) Faulty component protection system
JPS5929990B2 (ja) エイゾウカントウノデンキヨクカンデ ア−クホウデンガハツセイスルノオボウシスルソウチ
KR830000764B1 (ko) 텔레비죤 음극선관 전극의 아아크 제어장치
US3814842A (en) Rgb amplifier
KR830000666B1 (ko) 음극선관의 아아크-오버의 영향을 감소시키기 위한 장치
JPS599476Y2 (ja) ダイナミックフォ−カス装置
JPH05505713A (ja) ピーク振幅に応動する閾値を有するビーム電流制限構成

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011012

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee