KR940010330A - 선택적 식각과 다결정 실리콘을 이용한 충전용량 확대 방법 - Google Patents
선택적 식각과 다결정 실리콘을 이용한 충전용량 확대 방법 Download PDFInfo
- Publication number
- KR940010330A KR940010330A KR1019920019289A KR920019289A KR940010330A KR 940010330 A KR940010330 A KR 940010330A KR 1019920019289 A KR1019920019289 A KR 1019920019289A KR 920019289 A KR920019289 A KR 920019289A KR 940010330 A KR940010330 A KR 940010330A
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- bpsg
- film
- selective etching
- etching
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract 14
- 238000005530 etching Methods 0.000 title claims abstract 9
- 238000000034 method Methods 0.000 title claims abstract 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract 11
- 150000004767 nitrides Chemical class 0.000 claims abstract 6
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 선택적 식각과 다결정 실리콘을 이용한 충전용량 확대 방법에 관한 것으로, 다결정 실리콘막(1)형성하고 상기 다결정 실리콘막(1)상에 원형 굴곡을 갖는 주름진 다결정 실리콘막(2)을 형성하는 제1단계, 상기 제1단계 후에 상기 주름진 다결정 실리콘막(2)상에 질화막(3)과 BPSG(4)를 차례로 증착하고, 상기 BPSG(4)를 에치백(etch back)하여 상기 BPSG(4)의 일부인 잔여 BPSG(5)가 상기 굴곡사이에 잔류되도록 하는 제2단계, 상기 제2단계 후에 굴곡의 마루 부분에 존재하는 얇은 잔여 BPSG(5)와 질화막(3)의 일정부분을 차례로 식각하여 노출된 주름진 다결정 실리콘막(2)과 다결정 실리콘막(1)을 차례로 식각하는 제3단계, 상기 제3단계 후에 굴곡의 골에 존재하는 상기 잔여 BPSG(5), 질화막(3)을 차례로 식각하여 캐패시터 전극을 형성하는 제4단계를 구비하여 이루어 지는 것을 특징으로 하는 선택적 식각과 다결정 실리콘을 이용한 충전용량 확대 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 캐패시터 전극 제조 공정도.
Claims (1)
- 선택적 식각과 다결정 실리콘을 이용한 충전용량 확대 방법에 있어서, 다결정 실리콘막(1)형성하고 상기 다결정 실리콘막(1)상에 원형 굴곡을 갖는 주름진 다결정 실리콘막(2)을 형성하는 제1단계, 상기 제1단계 후에 상기 주름진 다결정 실리콘막(2)상에 질화막(3)과 BPSG(4)를 차례로 증착하고, 상기 BPSG(4)를 에치백(etch back)하여 상기 BPSG(4)의 일부인 잔여BPSG(5)가 상기 굴곡사이에 잔류되도록 하는 제2단계, 상기 제2단계 흥에 굴곡의 마루 부분에 존재하는 얇은 잔여 BPSG(5)와 질화막(3)이 일정부분을 차례로 식각 하여 노출된 주름진 다결정 실리콘막(2)과 다결정 실리콘막(1)을 선택적으로 식각하는 제3단계, 상기 제3단계 후에 굴곡의 골에 존재하는 상기 잔여 BPSG(5), 질화막(3)을 차례로 식각하여 캐패시터 전극을 형성하는 제4단계를 구비하여 이루어 지는 것을 특징으로 하는 선택적 식각과 다결정 실리콘을 이용한 충전용량 확대 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019289A KR960015782B1 (ko) | 1992-10-20 | 1992-10-20 | 반도체 장치의 전하저장전극 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019289A KR960015782B1 (ko) | 1992-10-20 | 1992-10-20 | 반도체 장치의 전하저장전극 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940010330A true KR940010330A (ko) | 1994-05-26 |
| KR960015782B1 KR960015782B1 (ko) | 1996-11-21 |
Family
ID=19341463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920019289A KR960015782B1 (ko) | 1992-10-20 | 1992-10-20 | 반도체 장치의 전하저장전극 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960015782B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960041206A (ko) * | 1995-05-26 | 1996-12-19 | 이현태 | 폴리프로필렌의 제조방법 |
-
1992
- 1992-10-20 KR KR1019920019289A patent/KR960015782B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960041206A (ko) * | 1995-05-26 | 1996-12-19 | 이현태 | 폴리프로필렌의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015782B1 (ko) | 1996-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970018152A (ko) | 반도체 장치의 제조 방법 | |
| TW354857B (en) | Trench isolation structure and fabrication thereof | |
| KR950021597A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR950015715A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR940010330A (ko) | 선택적 식각과 다결정 실리콘을 이용한 충전용량 확대 방법 | |
| EP0704882A3 (en) | Formation of closely spaced metal electrodes in a semiconductor device | |
| Alphonse | An end point estimate for maximal commutators | |
| US6015988A (en) | Microstructure and methods for fabricating such structure | |
| KR970054249A (ko) | 마스크롬 제조방법 | |
| KR930014998A (ko) | Dram 셀의 트랜치 캐패시터 제조방법 | |
| KR950025980A (ko) | 반도체 기억소자 제조 방법 | |
| KR970053437A (ko) | 트렌치를 이용한 소자 격리막 형성방법 | |
| KR980006335A (ko) | 이중 실린더형 캐패시터의 제조방법 | |
| KR930006909A (ko) | 적층형 커패시터 제조방법 | |
| KR950007104A (ko) | 반도체 소자의 실린더형 캐패시터 제조 방법 | |
| KR920007242A (ko) | 실린더형 스택 커패시터 셀의 제조방법 | |
| KR950021646A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR970004026A (ko) | 반도체 소자 제조시 폴리실리콘 스트링거의 제거방법 | |
| KR950021106A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR970003954A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR910019127A (ko) | 반도체장치의 웰(Well) 영역형성방법 | |
| KR960026824A (ko) | 전하저장전극 형성 방법 | |
| KR980006385A (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR930003385A (ko) | 디램 셀 제조방법 | |
| KR910013491A (ko) | 잔류물 제거방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |