KR910019127A - 반도체장치의 웰(Well) 영역형성방법 - Google Patents
반도체장치의 웰(Well) 영역형성방법 Download PDFInfo
- Publication number
- KR910019127A KR910019127A KR1019900005006A KR900005006A KR910019127A KR 910019127 A KR910019127 A KR 910019127A KR 1019900005006 A KR1019900005006 A KR 1019900005006A KR 900005006 A KR900005006 A KR 900005006A KR 910019127 A KR910019127 A KR 910019127A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- well region
- etching
- cleaning
- silicon
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체장치의 웰영역형성방법을 설명하기 위한 도면, 제3도는 본 발명에 따른 방법과 종래 방법에 따른 웰영역형서의 주요 차이점을 설명하기 위한 도면이다.
Claims (1)
- 실리콘기판(1)위의 실리콘산화막을 S. BOE로 전면 식각하는 전면 산화막 식각공정과; 상기 전면 산화막 식가공정후 각각 황산과 HF로 실리콘기관(1)을 세정하는 세정공정; 상기 세정공정 다음 실리콘기관(1) 상에 실리콘산화막(2′)을 형성하는 산화막형성공정; 상기 실리콘산화막(2′)위에 질화막(4)을 침적형성하여 상기 세정공정시와 마찬가지로 세정하고, 부분적으로 질화막(4)을 에칭하여 웰영역을 정의하는 공정; 상기 웰영역을 정의하는 공정에 이어 이온을 주입하고, 다시 질화막(4)의 에칭부위에 질화막(4)을 침적형성하여 주입된 이온을 소정의 깊이로 확산시키는 확산공정 및 질화막(4)위에 자라는 산화막을 S. BOE로 식각하여 제거하는 공정을 차례로 실시하는 반도체장치의 웰영역형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900005006A KR910019127A (ko) | 1990-04-11 | 1990-04-11 | 반도체장치의 웰(Well) 영역형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900005006A KR910019127A (ko) | 1990-04-11 | 1990-04-11 | 반도체장치의 웰(Well) 영역형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR910019127A true KR910019127A (ko) | 1991-11-30 |
Family
ID=67470014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900005006A KR910019127A (ko) | 1990-04-11 | 1990-04-11 | 반도체장치의 웰(Well) 영역형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910019127A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100622806B1 (ko) * | 2004-12-29 | 2006-09-18 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
-
1990
- 1990-04-11 KR KR1019900005006A patent/KR910019127A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100622806B1 (ko) * | 2004-12-29 | 2006-09-18 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880008448A (ko) | 측면 격리 소자 분리방법 | |
| KR910019127A (ko) | 반도체장치의 웰(Well) 영역형성방법 | |
| KR910001943A (ko) | 바이포울러 씨모스의 제조방법 | |
| JPS6428962A (en) | Semiconductor device and manufacture thereof | |
| KR910001904A (ko) | 다결정실리콘 산화에 의한 ldd 형성방법 | |
| KR950027954A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR930003356A (ko) | 트렌치 커패시터 제조방법 | |
| KR920022494A (ko) | 반도체 장치의 소자 격리 방법 | |
| KR960026122A (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| KR900001030A (ko) | 고전압용 반도체 소자 및 그 제조방법 | |
| KR920005295A (ko) | Locos 격리 방법 | |
| KR920007071A (ko) | 매몰산화를 이용한 트렌치 격리영역 형성방법 | |
| KR920013625A (ko) | 반도체장치의 이온 주입 방법 | |
| KR910001881A (ko) | 고속용 바이폴라 트랜지스터 제조방법 | |
| KR960002832A (ko) | 반도체 소자의 저장전극 제조방법 | |
| KR920007181A (ko) | 앤-모스 ldd트랜지스터의 제조방법 | |
| KR910005483A (ko) | 캐패시터 제조 방법 | |
| KR930011207A (ko) | 반도체 장치의 소자분리방법 | |
| KR910005306A (ko) | Cvd법을 이용한 새부리 없는 격리 공정방법 | |
| KR920015615A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR940016543A (ko) | 폴리실리콘층상의 자연 산화막 제거 방법 | |
| KR940010181A (ko) | 반도체장치의 얕은 접합 형성방법 | |
| KR900002422A (ko) | 측면벽 도핑기술(sswdt)을 이용한 반도체소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법과 그 반도체 집적소자 | |
| KR920010825A (ko) | 반도체소자의 격리영역 형성방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |