KR940010268A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR940010268A
KR940010268A KR1019920018411A KR920018411A KR940010268A KR 940010268 A KR940010268 A KR 940010268A KR 1019920018411 A KR1019920018411 A KR 1019920018411A KR 920018411 A KR920018411 A KR 920018411A KR 940010268 A KR940010268 A KR 940010268A
Authority
KR
South Korea
Prior art keywords
well
impurity
channel blocking
manufacturing
nitride film
Prior art date
Application number
KR1019920018411A
Other languages
English (en)
Other versions
KR950014113B1 (ko
Inventor
이용희
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920018411A priority Critical patent/KR950014113B1/ko
Publication of KR940010268A publication Critical patent/KR940010268A/ko
Application granted granted Critical
Publication of KR950014113B1 publication Critical patent/KR950014113B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 반도체 기판에 n-웰을 형성시킨후 PMOS소자와 NMOS소자를 형성하고 CMOS장치의 상기 각웰 내에 있는 동종의 소자를 분리하는 방법에 있어서, 각웰 내의 소자 분리 패턴을 형성하고 상기 하나의 웰에는 1회의 채널 저지 불순물, 다른 하나의 웰에는 2회의 서로 다른 도전형의 채널 저지 불순물을 상기 분리 영역에 주입하여 필드 산화시키는 것을 특징으로 한다.
따라서, 상기한 본 발명의 방법에 의하면 소자의 특성 저하없이 종래에 비해 마스크 층을 줄일 수 있어 제조공정 스텝을 간단하게 하여 반도체 장치를 제조할 수 있으므로 제조 원가를 크게 절감시킬 수 있다.

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제3도는 본 발명의 제1실시예로써 반도체 장치의 소자분리 제조 공정 순서 단면도를 나타낸다.

Claims (11)

  1. 반도체 기판에 n-웰과 p-웰을 형성시킨후 PMOS소자와 NMOS소자를 형성하는 CMOS장치의 상기 각웰내에 있는 동종의 소자를 분리하는 방법에 있어서, 각웰 내의 소자 분리 패턴을 형성하고 상기 하나의 웰에는 1회의 채널 저지 불순물, 다른 하나의 웰에는 2회의 서로 다른 도전형의 채널 저지 불순물을 상기 분리 영역에 주입하여 필드 산화시키는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기의 소자 분리 패턴은 반도체 기판에 n-웰과 p-웰을 형성하고 버퍼층으로 산화막,다결정 실리콘막, 질화막을 적층 형성한 후 감광막을 도포하여 소자분리 영역의 상기 질화막을 패터닝하여 이루어지는 특징으로 하는 반도체장치의 제조방법.
  3. 제2항에 있어서, 상기의 버퍼층으로 산화막, 질화막을 적층형성한 후 감광막을 도포하여 소자 분리 영역의 상기 질화막을 패터닝하여 소자 분리 영역의 상기 질화막을 패터닝하여 소자 분리 패턴이 이루어 지는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 1회의 채널 저지 불순물은 하나의 웰과 다른 하나의 웰에 동일 도전형의 불순물이 동시에 이온주입되는 특징으로 하는 반도체장치의 제조방법.
  5. 제1항에 있어서, 상기 2회 주입되는 불순물은 상기 1회의 불순물 보다 더 높은 도즈량을 갖는 다른 도전형의 불순물인 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제4항에 있어서, 상기 p-웰에는 p-채널 저지영역이 형성되고 n-웰에는 p-채널 저지 영역이 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 반도체 기판에 n-웰과 p-웰을 형성시킨후 PMOS소자와 NMOS소자를 형성하는 CMOS장치의 상기 각웰내에 있는 동종의 소자를 분리하는 방법에 있어서, 각웰 내의 소자분리 패턴을 형성하고 상기 분리 영역에 동일 도전형의 채널 저지 불순물을 동시에 주입하고 필드 산화시킨 다음 기 어느 하나의 웰에는 상기 불순물과 다른 도전형의 채널 저지 불순물을 더 주입하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제7항에 있어서, 상기의 소자 분리 패턴은 반도체 기판에 n-웰과 p-웰을 형성하고 버퍼층으로 산화막, 다결정 실리콘막, 질화막을 적층 형성한 후 감광막을 도포하여 소자분리 영역의 상기 질화막을 패터닝하여 이루어 지는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제8항에 있어서, 상기의 버퍼층으로 산화막, 질화막을 적층 형성한 후 감광막을 도포하여 소자 분리 영역의 상기 질화막을 패터닝하여 소자 분리 패턴이 이루어 지는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제7항에 있어서, 필드산화후에 주입되는 불순물은 상기 동시에 주입된 불순물 보다 더 높은 도즈량을 갖는 다른 도전형의 불순물인 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제10항에 있어서, 상기 n-웰에는 p-채널 저지영역이 형성되고, n-웰에는 p-채널 저지 영역이 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018411A 1992-10-07 1992-10-07 반도체장치의 제조방법 KR950014113B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920018411A KR950014113B1 (ko) 1992-10-07 1992-10-07 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920018411A KR950014113B1 (ko) 1992-10-07 1992-10-07 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR940010268A true KR940010268A (ko) 1994-05-24
KR950014113B1 KR950014113B1 (ko) 1995-11-21

Family

ID=19340775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018411A KR950014113B1 (ko) 1992-10-07 1992-10-07 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR950014113B1 (ko)

Also Published As

Publication number Publication date
KR950014113B1 (ko) 1995-11-21

Similar Documents

Publication Publication Date Title
US4558508A (en) Process of making dual well CMOS semiconductor structure with aligned field-dopings using single masking step
US6091116A (en) CMOS device and method for manufacturing the same
JP2964232B2 (ja) 半導体装置の製造方法
EP1026738B1 (en) Novel mixed voltage CMOS process for high reliability and high performance core and I/O transistors with reduced mask steps
JPH10308458A (ja) Ｃｍｏｓ素子の製造方法
US5506438A (en) Semiconductor device with two different threshold voltages
JP3101515B2 (ja) Ｃｍｏｓ半導体装置の製造方法
US5424226A (en) Method of fabricating NMOS and PMOS FET's in a CMOS process
US6713334B2 (en) Fabricating dual voltage CMOSFETs using additional implant into core at high voltage mask
US4481705A (en) Process for doping field isolation regions in CMOS integrated circuits
US5759881A (en) Low cost well process
US20020052083A1 (en) Cost effective split-gate process that can independently optimize the low voltage(LV) and high voltage (HV) transistors to minimize reverse short channel effects
KR940010268A (ko) 반도체장치의 제조방법
JPH02276274A (ja) 半導体装置の製造方法
KR100220954B1 (ko) 3중 웰을 갖는 반도체 소자 제조방법
JPH02198167A (ja) 半導体装置
JPS60138955A (ja) 半導体装置の製造方法
KR100379534B1 (ko) 반도체 소자의 제조 방법
KR960043263A (ko) 반도체소자의 웰(well) 형성방법
KR100326805B1 (ko) 씨모스트랜지스터의제조방법
KR930020736A (ko) 접합 항복 전압(junction breakdown voltage)을 높이는 CMOS 제조방법
JPH07161821A (ja) 相補型半導体装置の製造方法
KR0176158B1 (ko) 특성 개선을 위한 반도체소자의 제조방법
KR100212174B1 (ko) 4중 웰 구조의 반도체 장치 제조방법
JPH04139766A (ja) 縦型ｍｏｓ電界郊果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee