KR940008799B1

KR940008799B1 - 선형 보정 편향 회로

Info

Publication number: KR940008799B1
Application number: KR1019850009346A
Authority: KR
Inventors: 에드워드 하퍼를 피터
Original assignee: 알 씨 에이 라이센싱 코포레이션; 글렌 에이취. 브르스틀
Priority date: 1984-12-13
Filing date: 1985-12-12
Publication date: 1994-09-26
Also published as: GB2168559B; DE3543968C2; FI854825A; DE3543968A1; FI79770B; GB2168559A; BE903825A; FI79770C; IT8523166A0; HK107793A; JPS61141265A; US4634938A; FR2575019A1; FI854825A0; KR860005523A; SG45191G; JP2641191B2; GB8530413D0; IT1186146B; FR2575019B1

Abstract

본 발명의 양상에 따라서, 선형 보정 편향 회로는 편향 권선, 트레이스 캐피시턴스(trace capacitance) 및 귀선 캐패시턴스(retrace capacitance)를 포함한다. 상기 편향 권선에 결합되고 편향 속도로 동작하는 제1스위치는, 편향 권선에 트레이스 전압을 인가하여 트레이스 편향 전류를 발생시킨다. 귀선 캐피시턴스 및 편향 권선은 귀선 기간동안 공진 귀선 회로를 형성한다. 제1인덕턴스 및 공진 캐피시턴스는 귀선 주파수와 거의 같거나 큰 공전 주파수를 갖는 제2공진 회로를 형성한다. 제2공진 회로 및 트레이스 캐패시턴스에 결합된 제2스위치는, 귀선 기간중에 도통 상태로 스위치하여 제2공진 회로에 발진 전류 펄스를 발생하고 이것에 의해 트레이스 캐패시턴스로부터 소정양의 전하를 제거한다. 편향 권선에 결합된 제2인덕턴스는, 트레이스 기간동안 공진 캐패시턴스를 통해 트레이스 캐패시턴스에 보정 전류를 공급하여 선형 보정을 제공한다.

Description

선형 보정 편향 회로

제1도는 본 발명을 구체화하는 선형 보정 편향 회로도.

제2도는 제1도의 회로 동작에 관련된 파형도.

제3도는 또 다른 선형 보정 편향 회로도.

제4도는 제3도의 회로 동작에 관련된 파형도.

제5도는 본 발명을 구체화하는 제3의 선형 보정 편향 회로도.

제6도는 본 발명을 구체화하는 제4의 선형 보정 편향 회로도.

* 도면의 주요부분에 대한 부호의 설명

20 : 수평 편향 회로 21 : 수평 발진 구동 회로

S1 : 트레이스 스위치 C2 : 공진 캐패시터

40 : 핀콧션 보정 회로 C_R1,C_R2: 귀선 캐패시터

본 발명은 선형 보정 편향 회로에 관한 것이다.

발명의 배경

수평 편향 회로에서는 수평 편향 권선 및 트레이스 스위치(the trace switch)에서의 손실로 인하여 발생된 비대칭 수평 선형 오차가 생겨난다. 바이어스된 선형 코일 또는 활성 장치인 선형 보정 회로는 선형 보정을 제공하도록 사용 되어져 왔다. 이러한 선형 보정 장치는 모니터, 알 씨 에이 코포레이션에서 제조된 스퀘어 플레이어 화상관(square-planar picture tube)과 같은 평편면 화상관을 갖는 칼라 TV 수상기, 가변 주사폭을 갖는 편향 시스템 및, 대량의 동서 라스터(east-west raster) 보정량을 필요로 하는 편향 시스템과 같은 고성능 장치에 사용하기에는 바람직하지 못한 여러 가지 동작 특성을 갖는다.

여러 형태의 선형 보정 회로에서, 선형 보정량은 편향 전류의 진폭 변화에 적절하게 따르지 못한다. 라스터 폭이 변화할때 선형은 저하될 수도 있으며, 동서 라스터 보정은 선형 회로에 의해 악영향을 받을 수 있다.

임의의 선형 보정 회로에서, S자형 캐패시터나 트레이스 캐패시터가 트레이스중에 추가 충전되어 트레이스의 후반의 편향 전류를 증가할 수 있지만, 이러한 추가 충전분은 귀선동안 트레이스 캐패시터로부터 방전된 편향 전류의 직류 성분을 배제할 필요가 있다. 또한 조정가능한 충전-방전 동작을 제공하는 회로는 과대한 전력 소비를 발생해서는 안된다.

발명의 상세한 설명

본 발명을 구체화하는 제1도의 선형 보정 수평 편향 회로(20)에 있어서, 수평 편향 권선(L_H) 및 접지 S자형 또는 트레이스 캐피시터(C_S)의 직렬 회로는 단자(22)를 통하여 트레이스 스우치(S1)에 결합된다. 트레이스 스위치(S1)은 수평 출력 트랜지스터(Q1) 및 댐퍼 다이오드(D1)을 구비한다. 귀선 캐피시터(C_R1)은 수평 편향 권선(L_H)와 트레이스 스위치(S1)과의 접점인 단자(22)에 결합된다.

수평 출력 트랜지스터(Q1)은 수평 발진 구동 회로(21)에 의해 15.625KHZ 라인 편향 주파수(f_H)로 동작되어 수평 편향 권선(L_H)에서 제2b도의 실선 파형으로 도시된 수평 편향 전류(i_H)를 발생한다. 제2a도에 도시된 귀선 펄스 전압(V_R)은 수평 귀선 기간(t₁내지 t₄)동안 단자(22)에서 발생된다.

편향 회로(20)에서 발생한 저항 손실을 보상하기 위해서, B+ 전압 단자(19)로부터 편향 회로에 저 저항(R1)과 플라이백 변압기(T1)의 1차 권선 (Wa)를 통해서 에너지가 공급된다. 필터 캐패시터(C1)은 1차 권선(Wa)의 상측 단자에 결합된다.

제2도의 시점(t₄) 및 시점(t'₁) 사이에서, 수평 트레이스 기간동안 트레이스 스위치(S1)은 도통되어 트레이스 캐피시턴스(C_S) 및 편향 권선(L_H)이 트레이스 캐피시턴스(C_S)에 의해 단자(24)에서 발생된 트레이스 전압(V_t)를 편향 권선(L_H) 양단간에 인가하는 트레이스 공진 회로(L_H,C_S)를 형성한다. 트레이스 공진 회로(L_H,C_S)의 공진 주파수는 편향 주파수의 절반보다 약간 적거나 제1도에 도시된 회로 값에 대해서는 약 7.3KHZ이다. 제2b도의 실선으로 도시된 바와 같이, 트레이스 공진 회로(L_H,C_S)는 수평 편향 전류(i_H)의 대칭성 S자형을 제공한다.

트레이스 스위치(S1) 및 수평 편향 권선(L_H)에서의 저항 손실은 트레이스 기간동안 편향 전류(i_H)에 비대칭 선형 왜곡을 일으키게 하는 경향이 있다. 이러한 저항 손실은 트레이스 기간의 시작 부근에서 수평 편향 전류의 기울기에 비해 트레이스 기간의 종료 부근에서 대응하는 기울기를 편평하게 한다. 또한, 비대칭 선형 왜곡은 수평 편향 전류(i_H)의 0 전류 교차점을 수평 트레이스 기간의 중심에 대해 보다 빠른 시점으로 이동하려는 경향이 있다. 제2b도에서 편향 전류(i_H)의 파선은 비대칭 선형 왜곡을 표시한다.

본 발명의 원리에 따라, 수평 편향 회로(20)는 수평 편향 전류(i_H)의 비대칭 선형 왜곡을 보정하는 선형 보정 회로(30)를 포함한다. 상기 선형 보정 회로(30)는 단자(24)에서 트레이스 캐피시터(C_S)에 결합된 공진 회로(L2,C2)를 포함한다. 공진 회로(L2,C2)는 조정가능한 값을 갖는 인덕터(L2)와 캐패시터(C2)를 구비한다. 공진 회로(L2,C2)의 공진 주파수 f₀는 수평 귀선 주파수와 거의 동일하거나 더 높다. 제1도에 도시된 회로 값에 대해서 설명하자면, 공진 회로(L2,C2)의 공진 주파수는 인덕터(L2)가 180μH의 인덕턴스를 나타내도록 조정될때 약 44KH_Z의 수평 귀선 주파수와 비교해서 약 55KH_Z이다. 인덕터(L2)의 인덕턴스는, 편향 귀선(L_H)의 1mH 인덕턴스에 비해서 비교적 작다. 선형 보정 회로(30)는 또한 단자(22)에서 수평 편향 권선(L_H)에 결합되고 단자(23)에서 공진 회로(L2,C2)에 결합된 비교적 큰 값의 인덕터(L1)을 포함한다. 제1도에 도시된 회로값에서, 인덕터(L1)의 인덕턴스는, 편향 권선(L_H)의 인덕턴스보다 약 25배 크다. 제어식 스위치(S2)는 단자(23)와 접지 사이에서 결합된다. 상기 스위치(S2)는 예시적으로 다이리스터(a thyristor)를 구비한다.

제2도의 수평 귀선 기간인(t₁내지 t₄)동안, 편향 권선(L_H) 및 권선 캐피시터(CR1)은 공진 귀선 회로를 형성하여 단자(22)에서 귀선 펄스 전압(V_R)을 발생한다. 귀선 펄스 전압(V_R)은 선형 보정 회로(30)의 인덕터(L1)에 인가된다. 플라이백 변압기(T1)의 권선(Wb) 양단에서 발생된 귀선 펄스 전압은, 캐패시터(C3) 및 저항(R2)를 구비하는 차동 회로망을 통하여 다이리스터 스위치(S2)의 게이트에 인가되어 제2도의 시점(t₁)인 귀선의 개시시에 다이리스터를 턴온시킨다.

다이리스터(S2)가 귀선의 개시시에 도통되면, 제2c에서 전압 V2의 실선 파형으로 도시된 바와 같이, 단자(23)는 접지 된다. 귀선의 개시시에, 인덕터(L1)에서의 전류(i₁)은, 제2e도에서 실선 파형으로 도시된 바와 같이, 인가된 귀선 펄스 전압 V_R의 영향하에서 상향으로 램프되기 시작한다. 전류(i₁)은 다이리스터(S2)를 통하여 단자(22)에서 접지로 흐른다.

공진 캐패시터(C2) 양단간의 전압(VO)는, 제2f도에서 실선 파형으로 도시된 바와 같이, 귀선 개시시에는 포지티브(+)이다. 공진 회로(L2,C2)는 발진의 1/2 사이클중에 포지티브인 공진 전류 펄스(i₀)를 발생하고 이 전류가 다이리스터(S2) 및 트레이스 캐패시터(C_S)를 통하여 공진 회로에서 흐른다. 공진 캐패시터(C2)는 트레이스 캐패시터(C_S)보다 실질적으로 작으며, 예시적으로 제1도의 회로값에서 캐패시터(C_S)의 캐패시턴스의 1/10이다. 그러므로, 전류(i₀)의 공진 발진 지속 기간은 본질적으로 공진 회로(L2,C2)의 공진 주파수 (f0)에 의해 결정된다.

공진 전류(i₀)는 제2d도에서 실선 파형으로 도시된 바와 같이, 귀선 기간의 시점(t₁내지 t₃) 사이에서 다이리스터(S2)에 전류 펄스(i₂)를 발생한다. 전류 펄스(i₂)는 전류(i₀)와, 인덕터(L1)의 비교적 낮은 진폭 전류(i₁)와의 합과 동일하다. 시점(t₃) 부근에서, 전류(i₂)는 실질적으로 0이며, 공진 전류(i₀)는 발진의 1/2 사이클보다 약간 더 영향을 받아 다이리스터(S2)내로 인덕터 전류(i₁)를 상쇄한다. 그러므로, 스위치(S2)는 제2d도의 시점(t₃) 부근에서 실질적으로 0 전류 레벨로 비도통 되어, 저 전력 발산을 표시한다.

훨씬 더 큰 값인 인덕턴스(L1)에 비해서 인덕터(L2)의 값은 무시되므로, 다이리스터(S2)가 제2도의 시점(t₃)에서 턴오프된 후, 단자(23)는 귀선 주파수에서 교류적으로 접지 전위로 남아 있는다. 단자(23)는 귀선 주파수에서 캐패시터(C2) 및 트레이스 캐패시터(C_S)가 인덕터(L1)의 임피턴스와 비교해서 매우 낮은 임피던스를 가지므로 교류 접지를 나타낸다. 그러므로, 인덕터(L1)와 전류(i₁)은, 제2e도에서 실선 파형으로 도시된 바와 같이, 귀선 펄스 전압(V_R)의 영향하에서 시점(t₃및 t₄) 사이의 귀선 기간의 나머지 동안 상향으로 계속 램프된다.

공진 회로(L2,C2)의 전류 발진의 1/2 사이클은, 제2f도에서 실선 파형으로 도시된 바와 같이, 캐패시터(C2) 양단에서 발생된 전압(V_O)의 극성을, 시점(t₁)인 귀선 개시시에는 포지티브 전압에서 시점(t₃)인 전류 발진의 종료시에는 부전압으로 반전한다. 캐패시터(C2)는, 제2f도에서 실선으로 도시된 바와 같이, 시점(t₃및 t₄) 사이에서 전압(V_O)를 상향으로 램핑하는 인덕터 전류(i₁)에 의해 시점(t₃)에서 재충전되기 시작한다.

시점(t₄)인 수평 트레이스 기간의 개시시에, 트레이스 스위치(S1)의 댐퍼 다이오드(D1)은 도통하기 시작하여 단자(22)를 접지시킨다. 인덕터 전류(i₁)은 수평 트레이스 기간(t4 내지 t'1)동안 트레이스 캐패시터(C_S)를 통과하는 전류 경로를 통해 캐패시터(C2)를 연속해서 재충전시킨다. 인덕터(L1) 및 캐패시터(C2)는 트레이스 기간동안 편향 트레이스 공진 회로(L_H,C_S)보다 실제로 낮은 공진 주파수(f1)을 갖는 다른 공진 회로(L1,L2)를 형성한다. 제1도에 도시된 회로값에 대해, 공진 주파수(f₁)은 약 4.6KH_Z이다. 인덕터(L1)에 제공된 전류(i₁)는, 수평 트레이스 기간동안 공진 회로(L2,C2)에 의해 제2e도의 시점(t₄내지 t'₁) 사이에서 실선 파형으로 도시된다.

전류(i₁)은 수평 편향 권선(L_H) 양단에 인가된 트레이스 전압(V_t)를 변형시키는 트레이스 캐패시터(C_S)에 캐패시터(C2)를 통하여 추가 전하를 공급함으로써 수평 트레이스 기간동안 선형 보정 전류로서 작용한다. 선형 보정의 양 또는 정도는 보정 전류(i₁)의 평균 레벨에 따라 결정된다. 높은 레벨 보정 전류(i₁)은 편향 전류(i_H)에서 더 많은 선형 보정을 발생하며, 낮은 레벨은 더 작은 선형 보정을 발생한다.

선형 보정양을 제어하기 위해, 인덕터(L1)의 보정 전류(i₁)의 평균값은, 귀선동안 발진 전류(i_c)에 의해 발생된 캐패시터(C2 및 C_S)의 공진 방전에 따라 제어된다. 발진 전류(i₀)에 의한 캐패시터(C2 및 C_S)의 큰 방전으로 인해서 보정 전류(i₁)에는 큰 평균값이 발생한다.

귀선 캐피시터(C_R1) 양단간의 귀선 전압(V_R)은 선형 보정 회로(30)에 전력 공급된다. 기간(t₁내지 t₄)동안 제2e도에서 상향 램핑하는 전류(upramping current ; i₁)의

는 스위치(S2)의 도통 시간과는 실제로는 무관한데, 이것은

가 인가된 귀선 전압(V_R)에 의해서 좌우되기 때문이다. 이로써, 시점(t₁)에서 전류(i₁)의 진폭이 크게되면 시점(t₄)에서 진폭이 크게되고 그리고 전류(i₁)의 평균값도 크게된다.

시점(t₁)에서 전류(i₁)의 진폭은 제2c도 및 제2d도에 도시된 바와 같이, 가변 인덕터(L2)를 통해 공진 방전 루프 전류(i₀)를 조종하여 스위치(S2)의 도통시간에 의해 제어된다. 귀선 시간 동안 스위치(S2)의 도통시간이 길어지면, 두가지 현상이 나타난다. 첫째로, 캐패시터(C2 및 C_S)의 공진 충전이 나중에 개시되며, 둘째로, 제2c도의 전압(V2)는 시점(t₄)와 트레이스의 중심 사이에서 긴 시간동안 네거티브 상태로 남아 있는다.

전류(i₁)은 제2e도에서 도시된 바와 같이 두가지 현상에 의해 증가한다. 제1현상은 공진 충전의 늦은 개시시간 때문에 시점(t₁)에서 전류(t1)을 증가시킨다. 충전 기간은 이로써 짧아지고, 전류(i₁)은 시점(t₁)에서 덜 슬롭다운(slope down)된다. 제2현상은 전압(V2)가 네가티브인 시간 동안 전류(i₁)의 하향 램핑 기울기(downramping slope)를 감소시켜 시점(t₁)에서 전류(i₁)의 증가가 나타난다.

전류(i₁)은 트레이스 기간동안 직렬 연결된 캐패시터(C2 및 C_S)를 충전시킨다. 제2g도 및 제2f도의 파형은 캐패시터(C_S) 양단간의 전압(Vt)와 캐패시터(C2) 양단간의 전압(V_O)를 각각 도시한 것이다. 적은 수치의 인덕터(L2)를 무시하면, 제2c도의 전압(V2)는 전압(V_t및 V_o)와의 합을 도시한 것이다. 실제로, 전압(V2)는 직렬 연결된 캐패시터(C_S및 C2)의 전류(i₁)에 의해 제공된 충전을 표시한 것이다. 높은 전류(i₁)은 캐패시터(C_S및 C2)에 많은 충전을 제공하여 시점(t₁내지 t'₁)에서 높은 전압(V2)이 생겨난다.

트레이스동안 전류(i₁)에 의해 제공된 추가된 충전은 귀선동안 공진 방전 루프 전류(i₀)에 의해 제거된다. 제2d도는 스위치(S2)의 전류(i₂)를 도시하며, 이것은 방전 전류 펄스(i₀)를 표시한 것이다. 공진 모드 방전으로 전압(V2 및 Vo)는 극성을 변경시킨다.

훨씬 더 큰 캐패시터(Cs) 양단간의 전압(Vt)는, 제2g도에서 도시한 바와 같이 방전 동작으로 낮아지게 된다. 실선 파형은 많은 선형 보정을 제공하는 선형 조정을 도시한 것이다. 전압 ΔV_t는 귀선 동안 캐패시터(Cs)에서 제거된 전하를 표시한 것이다. 트래이스 동안 이것과 동일한 전하가 전류(i₁)에 의해 추가되어 선형 보정을 제공한다.

제2g도의 파선 파형은 소량의 선형 조정을 제공하는 조정을 도시한 것이다. 전압(V_t)는 시점(t₁및 t₄)에서 실질적으로 동일하며, ΔVt는 0이다. 평균 선형 조정에 의해 약 20V의 ΔVt가 생겨난다. 어떠한 선형 보정이 없으면, 권선(Wa) 및 귀선 캐패시터(C_R1)을 통해서 추가된 에너지 때문에 전압(V_t)는 시점(t₁)에서보다 시점(t₄)에서 약간 더 높다.

선형 보정 회로(30)에 의해 제공된 선형 보정양을 조정하기 위해, 인덕터(L2)는 공진 회로(L2,C2)의 공진 주파수(f₀)를 변화시켜 조정됨으로써, 발진 전류 펄스 (i₀)의 지속기간 및 캐패시터(C_S)에서 제거된 전하양을 조정한다. 예를 들어, 아주 소량의 선형 보정을 제공하기 위해, 인덕터(L2)는 더 작은 수치가 되도록 조정됨으로써, 공진 회로(L2,C2)의 공진 주파수(f₀)를 증가시킨다. 발진 전류(i₀)는 제2d도에서 전류 펄스(i₂)의 파선 파형으로 도시된 바와 같이 발진의 1/2 사이클을 귀선동안 훨씬 더 적은 기간내에서 사용된다.

파선 전류 펄스(i₂)는 실선 전류 펄스의 기간(t₁내지 t₃)인 지속기간보다 훨씬 더 짧은 지속시간(t₁내지 t₂)을 가진다. 비록 파선 전류 펄스(i₂)의 진폭이 실선 전류 펄스의 진폭보다 클지라도, 파선 전류 펄스의 훨씬 더 짧은 지속시간 때문에 실선 전류 펄스의 평균값 보다 적은 평균값이 생겨난다. 이로써, 공진 회로(L2,C2)가 높은 공진 주파수 발진으로 조정될때, 귀선동안 캐패시터(C_S)에 의해 제거된 전하양은 더 적어지고, 귀선 기간동안 흐르는 선형 보정 전류(i₁)는 작게된다. 보정 전류가 작게되면, 이것에 대응하여 수평 편향 전류(i_H)에 데한 선형 보정이 제2b도에서 파선 파형으로 도시된 바와 같이 작게된다.

공진 회로(L2,C2)가 인덕터(L2)를 조정함으로써 동조될때, 스위치(S2)의 도통시간은 변화한다. 따라서, 캐패시터(C2)는 귀선동안 다른 시점에서 개시하며, 차례로 다음의 트레이스 기간동안 보정 전류(i₁)의 진폭을 변화시킨다.

시점(t₄)인 트레이스 개시시에, 편형 전류(i_H)와 인덕터(L1)의 전류(i₁)와의 합은 일정하게 유지되는데 이것은 귀선 펄스 전압(V_R)이 단자(19)에서 발생된 B+ 전압에 따라 진폭이 일정하게 유지되기 때문이다. 그러므로, 트레이스 개시시에 편향 전류(i_H)의 진폭은 전류(i₁)의 진폭과는 반대의 방향으로 변화하는 낮은 값이다.

트레이스 캐패시터(C_S)는 트레이스 기간의 제1부분동안 편향 전류(i_H)에 의해 좀 더 느리게 충전된다. 이것에 의해 편향 전류(i_H)의 제로 전류 교차점은 적절한 선형 보정에서 요구되는 바와 같이, 트레이스 기간의 중심과 일치하는 지연 시점까지 지연된다. 인덕터(L1)의 보정 전류(i₁)은 캐패시터(C2)를 통과하여 트레이스 캐패시터(C_S)에 추가 전하를 부가 함으로써, 트레이스의 제2절반부 동안 편향 전류(i_H)가 증가된다.

귀선동안, 공진 회로(L2,C2)의 공진 발진으로 트레이스 캐패시터(C_S)에서 추가된 전하가 제거되어, 편향 전류에서 직류 성분을 방지한다. 또한 귀선동안 공진 발진은 캐패시터(C2) 양단간의 전압(V_O)의 극성을 반전시켜 다음 트레이스 기간동안 보정 전류(i₁)가 캐패시터(C2)를 재충전하도록 한다.

귀선동안 전류 펄스(i₀)에 의해 캐패시터(C_S)에서 제거된 전하는 트레이스 개시시에 트레이스 전압(V_t)를 낮게 한다. 편향 전류(i_H)의 기울기는 이로써 트레이스의 개시시에 더 적게 기울어진다. 보정 전류(i₁)은 트레이스 기간동안 캐패시터(C_S)의 전하를 증가시켜 트리이스 전압(V_t)를 증가시킨다. 트레이스의 후반부 동안, 편향 전류(i_H)의 기울기울는 더욱더 가파르게 되어 편향 전류의 기울기에서의 저항 손실의 효과를 보상한다.

제2b 내지 2f도의 실선 파형은 평균 선형 보정양 보다 다소 높게 되도록 인덕터(L2)를 조정한 경우의 상황을 도시한 것이다. 대응하는 파선 파형은 높은 공진 주파수로 공진 회로(L2,C2)가 동조되도록 인덕터(L2)를 조정한 경우의 상황을 도시한 것이다. 이로써 선형 보정양이 작게된다.

방금 기술된 바와 같이, 본 발명을 구체화하는 선형 보정 회로(30)는, 트레이스 기간을 통해 스위칭 과도현상에 의해 보정 전류(i₁)와 공진 회로(L1,C1)가 교란되지 않게 해서, 수평 귀선시간동안 스위칭을 제공하는 활성 스위칭 장치를 포함한다. 스위칭 장치는 편향 전류에 DC 성분을 발생시키지 않으므로, 보상용 센터링 회로를 필요로 하지 않는다. 선형 조정 기능을 갖기 위해 가변 직류 전원을 요구하지 않고, 여분의 전력 소비가 방지된다.

귀선동안 공진 캐패시터(C2) 양단간의 전압(VO)의 극성 반전으로 인하여, 비교적 저전력 소모로 넓은 범위의 선형 보정이 가능하다. 또한, 라스터 폭은 선형 조정에 전체 범위에서 변경되지 않고, 이것은 조정 가능하고 바이어스된 선형 코일보다 실질적으로 유리하다.

제3도는 본 발명을 구체화하는 선형 보정 회로(130)를 포함한 수평 편향 회로(120)를 도시한 것이다. 동일하게 명시된 제1도 및 제3도에서의 항목은 동일한 양 또는 동일한 기능 소자를 나타낸다. 제3도에서, 활성 동서 보정 회로(40)는, 쵸크(L_C)를 통하여 수평 편향 권선(L_H)에 결합된다. 트레이스 캐패시터(C_S) 및 귀선 캐패시터(C_R1)은 접지에 직접 연결되지 않지만 제2귀선 캐패시터(C_R1) 및 제2댐퍼 다이오드(D2)와의 접합에 결합함으로써 접지 전위 이상으로 플로우트(fioat)한다. 동서 제어 회로(25)는 귀선 캐패시터(C_R2) 양단간에서 발생된 귀선 펄스 전압(V_R2)의 진폭을 포물선식의 필드 속도로 변조시키는 핀콧션 보정 전류(i_c)를 초크(L_C)에서 발생한다. 편향 전류(i_H) 및 귀선 펄스 전압(V_R1)의 진폭은 상응하게 변조된다. 제2도 및 제4a도에 도시된 단자(22)에서의 귀선 펄스 전압(V_R)의 진폭은 비변조 상태로 남아있다. 또한 핀콧션 보정 회로(Pincushion correction circuit ; 40)는 명칭이 "동서 보정 회로"로 기술된 1985년 7월 3일자 영국 특허 제2150796A호에서 기술되어 있다. 스위치된 모드의 다이오드 변조 회로와 같은 다른 핀쿳션 보정 회로로 제3도의 핀쿳션 보정 회로를 대치할 수도 있다.

선형 보정 전류(i₁)이 동서 보정 회로(40)의 동작으로 변조된다는 것에 주목된다. 이러한 변조는 대칭적인 동서 보정 및 직선 수직 중심선을 발생하는 특징이 있다.

귀선 펄스 전압(V_R1)은 캐패시터(C3) 및 저항 (R2)에 의해 미분되고 다이리스터(S2)의 게이트에 인가되어 수평귀선의 개시시에 다이리스터를 턴온시킴으로써, 귀선 기간동안 트레이스 캐패시터(C_S)에서 전하를 제거하는 전류(i₀)의 공진발진을 개시한다. 제1도에서와 같이, 제공된 선형 보정양은 귀선동안 발진 펄스(i₀)의 평균 전류와 트레이스 캐패시터(C_S)에서 제거된 전체 전하 양을 조정함으로써 트레이스 기간동안 보정 전류(i₁)의 평균값을 조정한다. 그러나, 제1도의 선형 보정 회로(130)와는 다르게, 제3도의 선형 보정 회로(130)는 공진 회로(L2,C2)의 공진 주파수를 변경되지 않게 유지하는 동안 인덕터(L1)의 인덕턴스를 조정하여 보정 전류(i₁)의 평균값을 조정한다.

인덕터(L1)의 인덕턴스를 조정하는 것은, 트레이스 기간동안 인덕터(L1) 및 캐패시터(C2)로 형성된 공진 회로(L1,C2)의 공진 주파수(f₁)을 조정하는 것이 된다. 공진 주파수(f₁)을 조정함으로써, 인덕터(L1)의 선형 보정 전류(i₁)의 기울기가 변화하여 가변 평균 전류양(i₁)이 생겨난다. 가변 전류(i₁)은 직렬 연결된 캐패시터(C_S) 및 (C2)를 충전시켜 제4도의 시점(t_a)에서 가변 전압(V0,V1 및 V2)을 발생한다. 시점(t_a)에서 더 높은 전압 (V2)에 의해 기간(t_a) 내지 (t_b)동안 캐패시터(C_S및 C2)에서 더 많은 전하가 제거된다. 또한 제거된 전하가 증가하면, 전압(V2)은 트레이스 기간 중심전에 더 오랫동안 네거티브 시점이 된다. 이것으로 평균 전류(i₁)가 증가되는데, 이것은 전류(i₁)가 나중 시점에서 램핑 다운을 개시하기 때문이다. 상기 동작은 제4b 내지 제4f도의 파형으로 도시된다. 제2d도에 비해서, 제4b도의 전류(i₁)의

는 여러 선형 조정에 대해서 기간(t_a내지 t_c) 동안은 더 이상 일정하지 않는데, 이것은 인덕터(L1)가 조정 가능하기 때문이다.

인덕터(L1)의 유도성이 증가하여 공진 회로(L1,C2)에서 공진 주파수를 낮게 설정하면 높은 평균 전류(i₁)와 더 많은 보정이 생겨난다.

귀선의 개시시에 트레이스 캐패시터(C_S)에서 전하를 제거하는 공진 전류(i₀)의 발진의 1/2 사이클 진폭은, 트레이스의 종료시 전압(V_O)의 진폭으로 결정된다. 이와 같이 높은 선형 보정양에 대해서, 다이리스터(S2)의 전류 펄스(i₂)에 의해 제4c도에서 표시된 바와 같이 캐패시터(C2)의 양단간에서 발생된 높은 전압에 대응하는 공진 발진은 더 큰 진폭으로 되어 있다. 비록 귀선 기간동안 전류 발진의 지속기간은 높고 낮은 선형 보정양에 대해 고정될지라도, 더 높은 선형 보정양을 제공할때 전류 발진의 평균 값은 더 크다.

발생된 선형 보정양을 제어하기 위해 인덕터(L1)의 인덕턴스를 조정함으로써, 제3도의 선형 보정 회로(130)는 제1도의 선형 보정 회로(30)에 비해서 선형 조정의 범위가 증가된 것을 나타낸다. 또한 선형 보정 회로(130)는 다이리스터의 도통 시간이 변화하지 않으므로 다이리스터(S2)에서 낮은 발산이 나타난다. 제3도의 선형 보정 전류(i₁)가 트레이스 기간의 후반부 동안 네거티브를 될 수도 있으므로, 평균 전류(H₁)의 차동 조정이 가능하다. 공진 회로(L1,C2)의 공진 주파수의 단지 적은 변화에 의해 평균 전류(i₁)에서 큰 변화가 생겨나고 또한 넓은 범위의 선형 조정이 나타난다. 전류(i₁)의 포지티브 및 네거티브 부분은 캐패시터(C_S)로 통합된다. 차동 조정의 장점은 가변 인덕터(L1)의 코아의 2∼3회 회전으로 넓은 범위의 선형 조정을 할 수 있는 것이다.

다음의 기준은 제3도에서 여러 회로 성분의 값을 선택하는데 있어서 가이드로서 제공된다. 공진 회로(L2,C2)의 공진 주파수(f₁)은 편향 귀선 주파수 보다 약 20% 높다. 공진 회로(L1,C2)의 공진 주파수(f₁)은 편향 트레이스 공진 회로(L_H,C_S)의 공진 주파수의 약 절반이다. 인덕터(L2)의 인덕턴스는 공진 주파수(f1)의 계산에서 무시될 수도 있다.

트레이스 캐패시터(C_S)가 27V,110도의 구형 플레이너 화상관과 같은 대형 스크린이 광각 화상관의 스크린상에서 주사하는 라스터에서 수평 편향 전류(i_H)의 대칭성 S자형을 제공할때, 캐패시터(C2)의 값은 실험적으로 캐패시터(C_S)의 약 10분의 1로 결정된다. 인덕터(L1)의 조정점에 연관된 캐패시터(C2)의 값은 편향 손실에 의존하는 선형 보정의 평균양을 설정한다.

캐패시터(C_S)의 값이 편향 권선(L_H)의 값 및 편향각에 관계되는 것에 주목해야 한다. 편향 전류(i_H)의 진폭은 귀선 전압(V_R)의 진폭에 관계된다. 만일 실험적으로 캐패시터(C2)가 캐패시터(C_S)의 1/10로 선택되면, 인덕터(L1)의 값은 공진 주파수(f₁)에 대하여 이미 상술된 선택 기준때문에 편향 권선(L1)의 값에 관련된다. 인덕터(L1)의 값은 또한 귀선 펄스 전압과 편향 전류와의 관계를 통하여 편향 전류 진폭에도 관계된다.

작은 캐패시터(C2)는 큰 유도성의 인덕터(L1)를 필요로 한다. 발생된 높은 전압(V_O)는 평균 전류(i₁)를 감소시키고, 불충분한 선형 보정이 생겨날 수도 있다. 역으로, 큰 캐패시터(C2)는 적은 유도성의 인덕터(L1)를 필요로 한다. 따라서 전류(i₁)은 과대로 높게 되고, 과대 선형이 생겨날 수도 있다.

1fH 편향 주파수 동작에 대한 1/10의 선택 기준은, 2fH 편향 주파수 동작에 대해서 1/20 선택 기준이 되는데 이것은 트레이스 동안 캐패시터(C_S)에 더해지고 귀선 동안 제거된 전하가 두 경우에서 거의 동일하기 때문이다(전하=전류×시간).

제5도에서는 제어 가능한 스위치(S2)의 다이리스터가 바이폴라 트랜지스터 스위치(Q2)로 대치된 본 발명을 구체화하는 선형 보정 회로(230)를 포함하는 선형 보정 수평 편향 회로(230)를 도시한다. 트랜지스터(Q2)의 콜렉터 전류 경로에서의 다이오드(D3)는 네거티브 콜렉터 전류가 흐르는 것을 방지한다. 제5도의 선형 보정 회로(230)의 동작은 제3도의 선형 보정 회로(130)의 동작과 실제로 동일하다. 동일하게 명시된 제3도 및 제5도의 항목은 동일한 양이나 동일한 기능을 갖는 소자를 표시한다.

제5도에서, 제3귀선 캐패시터(C_R3)는 귀선 캐패시터(C_R1)와 (C_R2) 사이에서 직렬로 삽입된다. 귀선 캐패시터(C_R3) 양단간에서 발생된 귀선 펄스 전압(V_R3)은, 캐패시터(C4)와 저항(R3) 및 (R4)를 구비하는 회로망을 통해서, 트랜지스터(Q2)의 베이스에 결합되어 귀선 개시시에 트랜지스터를 턴온시켜 공진 회로(L2,C2)에서 공진 전류 발진의 1/2 사이클을 개시한다. 저항(R5)은 인덕터(L2) 양단간에 결합되어 스위치(S2)의 턴오프 동안 발생된과도 현상을 감소시킨다.

제6도에서는, 제1,3,5도에서 편향 회로의 속도의 두배인 편향 속도(2fH)로 동작되는 선형 보정 수평 편향 회로(320)를 도시한다. 동일하게 명시된 제5도 및 제6도에서의 항목은 동일한 양이나 동일한 기능을 갖는 소자를 표시한다. 본 발명을 구체화하는 선형 보정 회로(330)는, 스위치(S)가 제5도의 바이폴라 트랜지스터와는 달리 MOS 트랜지스터 Q3를 구비하는 것을 제외하고는, 상술된 선형 보정 회로와 동일하다. 또한, 귀선 펄스 전압(V_R3)는 저항(R6)을 통하여 MOS 트랜지스터(Q3)의 게이트에 결합된다. 제너 다이오드(Z1)은 게이트에 인가된 전압을 제한 한다. 댐핑 회로망은 인덕터(L2) 양단간에 결합되며 저항(R7) 및 캐패시터(C_S)를 구비한다.

Claims

편향 권선과, 상기 편향 권선에 결합되어 트레이스 전압을 발생하는 트레이스 캐패시턴스와, 상기 편향 권선에 결합된 귀선 캐패시턴스와, 상기 편향 권선에 결합되고 편향 속도로 동작하며 편향 사이클의 트레이스 기간동안 상기 편향 권선에 상기 트레이스 전압을 인가하여 상기 편향 권선에 트레이스 편향 전류를 발생하는 제1스위칭 수단을 구비하며, 상기 귀선 캐패시턴스 및 상기 편향 권선은 상기 편향 사이클의 귀선 기간동안 귀선 펄스 전압을 발생하고 그리고 상기 편향 권선에 귀선 편향 전류를 발생하는 공진 회로를 형성하는 선형 보정 편향 회로에 있어서, 제1인덕턴스(L2)와, 상기 제1인덕턴스(L2)에 결합되어 공진 귀선 회로(L2,C2)의 귀선 주파수와 같거나 큰 공진 주파수를 갖는 제2공진 회로를 형성하는 공진 캐패시턴스(C2)와, 상기 제2공진 회로(L2,C2) 및 상기 트레이스 캐패시턴스(C_S)에 결합되고 상기 귀선 기간동안 도통 상태를 스위칭하여 상기 귀선 기간동안 상기 제2공진 회로(L2,C2)에 그 공진 주파수에 따라 발진 전류 펄스를 발생시켜 상기 트레이스 캐패시턴스(C_S)에서 소정양의 전하를 제거하는 제2스위칭 수단(S2)과, 상기 공진 귀선 회로(C_R1,L_H)에 결합되고 상기 공진 귀선 회로에 인가된 상기 귀선 펄스 전압을 가지며, 소정의 선형 보정양을 상기 트레이스 편향 전류에 공급하도록 상기 트레이스 기간동안 상기 공진 캐패시턴스(C2)를 통하여 보정 전류를 상기 트레이스 캐패시턴스(C_S)에 공급하는 제2인덕턴스(L1)를 구비하는 것을 특징으로 하는 선형 보정 편향 회로.
제1항에 있어서, 상기 발전 전류 펄스는 상기 귀선 기간동안 대략 발진의 1/2 사이클 동안 진행하는 것을 특징으로 하는 선형 보정 편향 회로.
제1항에 있어서, 상기 보정 전류의 평균 값은 상기 소정량의 전하에 따라 설정되는 것을 특징으로 하는 선형 보정 편향 회로.
제1항에 있어서, 상기 편향 권선(L_H) 및 상기 트레이스 캐패시턴스(C_S)는 상기 트레이스 기간동안 공진 트레이스 회로를 형성하고, 상기 제2인덕턴스(L1) 및 상기 공진 캐패시턴스(C2)는 상기 트레이스 기간동안 상기 보정 전류를 발생하는 제4공진 회로를 형성하고, 상기 제4공진 회로(L1,C2)는 상기 공진 트레이스 회로(L_H,C_S)의 공진 주파수보다 낮은 공진 주파수를 갖는 것을 특징으로 하는 선형 보정 편향 회로.
제4항에 있어서, 상기 제2인덕턴스(L1)는 상기 제2스위칭 수단(S2)에 결합되고, 상기 제2스위칭 수단(S2)은 상기 귀선 기간동안 상기 발진 전류 펄스로 도통하며 동시에 상기 공진 캐패시턴스(C2)에서 상기 제2인덕턴스(L1)의 전류를 바이패스시키는 것을 특징으로 하는 선형 보정 편향 회로.
제5항에 있어서, 상기 제2스위칭 수단(S2)은 상기 트레이스 기간 전체를 통해 주어진 도통 상태로 되어 상기 제4공진 회로(L1,C2)가 상기 트레이스 기간을 통해서 스위칭 과도 현상에 의해 교란되지 않게 하는 것을 특징으로 하는 선형 보정 편향 회로.
제1항에 있어서, 상기 제1인덕턴스(L2)는 상기 제2공진 회로(L2,C2)의 공진 주파수를 조정하기에 적합하므로 이로써 소정의 전하양 및 선형 보정양을 조정할 수 있는 것을 특징으로 하는 선형 보정 편향 회로.
제1항에 있어서, 상기 제2인덕턴스(L1)는 상기 발진 전류 펄스의 진폭을 동시에 조절하기에 적합하며, 이로써 상기 소정양의 선형 보정을 조정할 수 있는 것을 특징으로 하는 선형 보정 편향 회로.