KR940008148B1 - 마스크트 플래시 라이트(Masked Flash Write)기능을 수행하는 메모리장치 - Google Patents

Abstract

내용 없음.

Description

마스크트 플래시 라이트(Mask Flash Write)기능을 수행하는 메모리장치

제1도는 종래의 마스크트 플래시 라이트기능을 실현하는 일실시예를 나타낸 도면.

제2도는 종래의 마스크트 플래시 라이트기능을 실현하는 다른 일실시예를 나타낸 도면.

제3도는 본 발명에 따른 마스크트 플래시 라이트기능을 실현하는 일실시예를 나타낸 도면.

제4도는 본 발명에 따른 마스크트 플래시 라이트기능을 설명하기 위한 타이밍도.

본 발명은 확장형(Extended Feature) 비디오 램(Video RAM)에 있어서 보다 효율적이고 고속도의 마스크트 플래시 라이트(Masked Flash Write) 기능을 수행하는 메모리장치에 관한 것이다.

최근 컴퓨터의 고속화, 고기능화에 따른 화상의 시각적 표시방법이 중요시 되면서 그래픽(Graphic) 기능에 대한 요구가 증가하게 되어 비디오램(VRAM)의 응용이 확대되고 있다.

이러한 비이오램은 256K×4최소형(Minimum Feature) 메모리에서 256K×4확장형(Extended Feature)메모리로 그 응용이 증가하고 있으며 상기 비디오램이 가지고 있는 기능중 플래시 라이트(Flash Write) 기능은 컴퓨터 비디오게임에서 애니메이션(animation)에 주로 응용되고 있다.

일반적으로 플래시 라이트기능이라고 하면, 화면클리어(clear)시 메모리셀의 임의의 한 행(row)을 선택한 후 그 행에 있는 모든 열(coloum)을 동일한 2진정보(0 혹은 1)로 만들어 줌으로써, 종래의 화면클리어 방식보다 훨씬 빠른속도로 클리어동작을 수행하는 기능이다.

이러한 플래시 라이트기능을 수행하는데 있어서, 화면상에서 나타난 화상의 전부를 클리어하지 않고 일부분을 그래도 유지하고자 할때에는 클리어 정보값을 메모리 셀로 라이트하는데 있어서 유지하고자 하는 부분의 메모리 셀로 전송되는 정보를 일시 차단시켜 주는 입출력 마스킹수단이 요구되며 마스킹된 부분은 이전의 정보를 그대로 유지하게 되는데 이런 기능을 마스크트 플래시 라이트기능이라고 한다.

상기한 기능을 달성하는 종래의 마스킹방법은 제1도와 제2도에 도시한 회로를 이용하여 실현된다.

제1도는 종래의 마스크트 플래시 라이트기능을 실현하기 위한 일실시예의 회로도로써, 감지증폭기(sensor amp)와 겹쳐진 비트라인(folded bit line) 및 워드라인(word line)을 포함하는 메모리셀 어레이부와, 상기 메모리셀 어레이부의 겹쳐진 비트라인 각각에 연결된 다수개의 전송게이트와, 상기 전송게이트를 통해 데이타를 메모리셀로 라이트(리드)하는 데이타전송통로를 제공하는 입출력선(I/o line)과 플래시 라이트시에 선택적인 마스킹을 하기 위해 칼럼선택신호를 조절하는 노아게이트로 구성되며, 상기 구성을 갖는 종래 마스크트 플래시 라이트 방법을 실시예를 들어 간단히 기술하면 다음과 같다.

겹쳐진 비트라인(BL₀,∼BL₃,)에 각각 직렬로 연결된 전송게이트(T₀, T₀`∼T<sub>3</sub>, T<sub>3</sub>`)가 입출력선(I/0ψ∼I/03)에 연결되어 있으며, 상기 입출력선(I/0ψ∼I/03)을 통하여 라이트(리드)될 데이터 전송되며, 전송된 데이타 상기 전송게이트의 게이팅신호에 따라 메모리셀에 라이트(리드)되게 되는데 상기 게이팅신호는 칼럼디코더의 출력신호(CD)와 마스킹 신호(WMψ∼WM₃)가 노아게이트(NORψ∼NOR₃)을 거친 출력 값으로, 마스킹정보가 있으면 노아게이트의 논리값에 의해 특정 칼럼이 선택되고 그 출력값이 전송게이트의 게이트값이 되어 전송게이트를 동작시키지 않게되고 이런 과정을 거쳐 특정 칼럼은 마스킹이 되는 결과를 낳게 되며, 다른 칼럼들은 전송게이트가 동작되어 메모리셀에 모두 동일한 이진정보값이 라이트되게 된다. 이런 일련의 동작은 거의 동시에 행하여지며 이렇게하여 마스크트 플래시 라이트 기능이 수행된다.

그런데 상기와 같은 종래 마스크트 플래시 라이트기능을 수행하는 회로구성에 의하면, 마스킹을 하기 위해 입출력선마다 논리게이트인 노아게이트를 연결하여야 하기 때문에, 비트선이 증가할 경우 논리게이트수도 증가하여야 함으로 레이아웃(layout) 면적이 상당히 증가하게 되는 문제점이 대두된다.

제2도는 상기 노아게이트 대신에 모오스 트랜지스터를 이용하여 마스킹하는 방법을 나타내는 다른 일실시예를 도시한 것이다.

제2도의 구성은 감지증폭기(sensor amp)와 겹쳐진 비트라인(folded bit line) 및 워드라인(word line)을 포함하는 메모리셀 어레이부와 상기 메모리셀 어레이부의 겹쳐진 비트라인 각각에 직렬연결된 다수개의 마스킹용 게이트 및 전송게이트와, 상기 전송게이트를 통해 데이터를 메모리셀에 전송하는 입출력선으로 이루어져 있으며, 상기 구성에 따라 마스크트 플래시 라이트하는 방법을 실시예를 들어 간략히 기술하면 다음과 같다.

제1도에 있어서는 마스킹해야할 칼럼을 선택하기 위해 각 입출력선에 논리게이트인 노아게이트가 필요했으나 제2도에서는 노아게이트 대신에 전송게이트에 직렬로 연결된 마스킹용 게이트(M₀, M₀'∼M₃, M₃')가 요구되며, 동작설명을 하면 입출력선에는 라이트될 데이타가 전송되어 있고, 플래시 라이트를 하기 위해 모든 칼럼의 전송게이트는 외부신호(CSL)에 의해 동시에 열리고 데이타가 전송되어 있는 상태이며 이 전송된 데이타가 메모리셀 어레이부로 전송되는 것을 차단하기 위해 전송게이트에 직렬로 마스킹용 게이트가 연결되어 있으며 상기 마스킹용 게이트는 겹쳐진 비트라인별로 접속되어 각각의 제어신호인 게이팅신호(WMψ∼WM₃)가 있으며 게이팅신호가 외부선택신호에 의해 선택되지 못하면 전송게이트를 통해 데이타가 전송되어 있다 할지라도 마스킹용 게이트가 열리지 못하므로 데이타는 메모리셀 어레이부로 전송되지 못해 마스킹 효과를 나타내게 되며 마스크트 플래시 라이트기능이 수행되게 된다.

그러나 상기와 같은 방법을 사용하면 겹쳐진 비트라인에 다수개의 마스킹용 게이트가 요구되므로 이 또한 노아게이트 사용시와 마찬가지로 레이아웃 면적이 증가하는 단점이 발생된다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 발명한 것으로, 메모리의 페리(peri)부분을 변화시켜 마스크트 플래시 라이트(Masked Flash Write) 기능을 실현하여 그에 따라 레이아웃(layout) 면적을 줄이고 보다 효율적으로 메모리 정보의 입출력을 제어하도록 입출력 마스킹 기능을 수행하는 메모리장치를 제공함에 그 목적이 있다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제3도는 본 발명에 따르는 마스크트 플래시 라이트기능을 수행하기 위한 메모리의 페릴부분을 나타낸 상세회로도로써, 외부신호인 로우 어드레스 스트로브신호(Row address strobe : 이하신호라 칭함)를 받아 인버팅 신호(ψR)과 시간지연된 신호(ψR1,ψR2)를 발생시키는 버퍼수단(1)과, DSF(Define special function)신호의 레벨을 래치(latch)시켜주는 DSF버퍼단(2)과, 상기 버퍼수단(1)의 출력신호(ψR)에 의해 라이트 인에이블신호(이하/라 칭함)를 래치시켜주는 라이트 인에이블 버퍼단(/Buffer stage,3)과, 외부 어드레스신호(Add.)를 칼럼제어신호(ψC)에 의해 래치시켜주는 칼럼어드레스버퍼(Column address buffer,4)와 외부어드레스신호(Add.)를 상기 버퍼수단(1)의 출력신호(ψR)에 의해 래치 시켜주는 로우어드레스버퍼(Row address buffer,5)와 상기 DSF버퍼단(2)의 출력신호(ψDSF)와 상기 라이트 인에이블버퍼단(3)의 출력신호(ψWB)를 입력으로 하여 플래시 라이트 마스타신호(ψFLW)를 발생시키는 플래시 라이트 마스타신호 발생기(Flash write master signal generator,6)와 상기 플래시 라이트 마스타 신호발생기(6)의 출력신호(ψFLW)와 데이타 전송 클럭펄스(이하, "TCP"신호라 칭함)를 입력신호로 하여 버퍼링해서 열려진 칼럼을 닫히게 하는 신호인 칼럼선택 디스에이블신호(이하 "DSCL" 신호라 칭함)를 발생시키는 칼럼선택 디스에이블 신호발생기 (Column selector disable signal genertor, 7)와 상기 DCSL 신호와 상기 플래시라이트 마스타신호발생기 (6)의 출력신호(ψFLW)를 조합하고, 또 상기 ψFLW신호의 인버팅된 신호와 상기 제 1 버터수단(1)의 시간지연된 신호(ψR1)를 게이트로 조합하여 이들 두 신호를 노아게이트를 통해 출력신호(ψX)를 내보내는 워드라인 부스트래핑단(Word line boostrapping stage, 8)과 상기 워드라인 부스트래핑단(8)의 출력신호(ψX)와 로우어드레스버퍼의 버퍼링된 신호(RA1)를 입력으로 하여 워드라인을 선택하는 신호(W/L)을 출력하는 로우디코더(Row decoder,9) 와 상기 칼럼어드레스버퍼 (4)의 출력신호(CAi)와 ψFLW를 입력으로하여 입출력선과 비트라인 사이에 있는 전송게이트를 제어하는 신호를 출력하는 칼럼디코더(column decoder, 10)와 마스킹정보(ψWMi)를 제공하는 WIOI신호와 입력데이타를 버퍼링해주는 데이터입력버퍼(Date inqut buffer,12) 와신호와/WE신호를 입력으로 하여 통상의 라이트동작수행신호(ψWR)를 발생하는 라이트동작수행용 신호발생기 (11)와, 상기 라이트동작수행용 신호발생기 (11)의 출력신호(ψWR)을 입력으로 하여 라이트될 데이타의 전송을 알리는 전송펄스를 발생하는 라이트 데이터 전송펄스발생기(Write data transfer qulse generator, 13)와, 상기 데이터 입력버퍼(12) 의 버퍼링된 신호(D,)와 라이트 데이터 전송펄스발생기(13)의 출력인 DTCP신호를 트랜스미션게이트를 거쳐 라이트될 비트라인으로 출력신호(D,)를 내보내는 라이트 드라이버(Write driver, 14)와 외부에서 입력된 데이터의 전송통로 역할을 하는 입출력선(I/O line, 15)과 칼럼어드레스신호(CSL)에 따라 라이트될 칼럼을 선택하는 칼럼선택게이트단(column selector gate stage, 16)과 정보가 저장되는 메모리셀 어레이부(17)로 구성된 것을 특징으로 한다.

상기 구성에 따른 본 발명의 일실시예를 제 3 도와 제 4도를 참조하여 기술하면 메모리셀 어레이부(17)에 플래시라이트하기 위해 먼저 제 1 버퍼수단(1)을 통해 행을 지정하는 외부신호인신호가 입력되고 이를 인버터를 통해 인버터링된 신호(ψR)를 출력하고 상기 인버핑된 신호를 다시 버퍼를 통해 시간지연하여 버퍼링된 신호(ψR1, ψR2)를 출력한다.

이때신호는 "High" 상태에서 "Low" 상태로 떨어지는 하강에너지에서 인에이블된다.

또한 라이트 인에이블 버퍼단(/buffer stage, 3)은 상기신호의 하강에지에서 상기 제 1 버퍼수단(1)의 인버팅된 신호(ψR)에 의해 라이트 인에이블신호(/)를 입력하여 D형 플립플롭을 거쳐 마스크트 라이트 인에이블신호(ψWB)를 플래시 라이트 마스트신호발생기(6)로 출력한다.

신호가 인에이블된후/신호는 "Low"상태에서 인에이블되며, 이어 마스크트 라이트 인에이블신호(ψWB)가 "Low"상태에서 "High"상태로 변하는 상승에지에서 인에이블된다.

그리고, DSF 버퍼단(2)은 특수기능을 정의하는 신호인 DSF(Define specail function)신호를 외부에서 받아 D형 플립플롭을 거쳐신호의 하강에지에서 DSF신호레벨(TTL레벨)을 CMOS신호레벨로 변환하여 래치시킨후 출력신호(ψDSF)를 플래시 라이트 마스트 신호발생기(6)로 내보내며, 상기 ψDSF신호와 상기 마스크트 라이트 인에이블신호(ψWB신호)는 플래시 라이트 마스타 신호발생기(6)로 입력되어 앤드게이트(AD1)로 조합되어 플래시 라이트한다는 신호(ψFLW)를 출력하며 이 신호값은 로우상태에서 하이상태로 변하는 상승에지에서 인에이블되게 한다.

상기 ψFLW신호가 발생하게 되면 2가지의 신호흐름의 경로가 생기게 된다.(제4도의 I가 제1경로를 나타내며 Ⅱ가 제2경로를 나타낸다)

제1경로는 φFLW신호에 의해서 외부어드레스신호(Add.)를 칼럼제어신호(φC)로 래치시켜주는 칼럼어드레스버퍼(4)를 프리셋트(preset) 시키고, 출력신호(CAi)를 칼럼디코더(10)로 내보내며, 칼럼디코더(10)도 또한 인에이블시켜 칼럼선택신호(CSL)를 내보내게 하고 메모리셀 어레이(17)로의 모든 칼럼선택게이트(16)를 동시에 열게 한다.

제2경로는 φFLW신호에 의해신호와/신호를 입력으로 하는 통상의 라이트동작 수행용 신호발생기(11)를 인에이블시키고 그 출력신호(φWR)를 라이트 데이타 전송펄스발생기(13)로 내보내어 라이트될 데이타의 전송을 알리는 DTCP신호를 발생하게 된다.

이때, DTCP신호는 라이트 동작수행용 신호발생기(11)의 출력신호(φWR)와 이의 인버팅된 신호를 앤드게이트(AD8)로 조합하기 때문에 일정한 시간간격을 갖는 펄스가 되며, 이런 시간간격동안에 발생된 DTCP신호는 제1경로에 의해서 열려진 모든 칼럼으로 데이타를 전송하게 된다.

한편, 상기 플래시 라이트 마스타신호발생기(6)의 출력신호인 φFLW와 제2경로에 의해 발생한 신호인 DTCP신호를 입력으로 하여 앤드게이트(AD2)로 조합하고 그 출력을 버퍼링하는 칼럼선택디스에이블신호발생기(7)는 칼럼선택신호(CSL)를 디스에이블시키는 DCSL신호를 발생하게 되며 이 DCSL신호에 의해 칼럼선택신호(DCSL)는 디스에이블되어져 제1경로에 의해 열려진 칼럼은 닫혀지게 된다.

따라서, 플래시 라이트동작은 상기한 칼럼이 모두 열려져 있는 시간동안과 DTCP신호가 발생된 시간간격 동안에 이루어지게 된다(플래시 라이트동작이 수행되는 시간간격이 제4도에 점선으로 나타나 있다).

이때 데이타 입력버퍼수단(12)를 통해 입력된 마스킹정보인 마스킹신호(φWMi)와 데이타가 앤드게이트(AD9)를 통해 앤드연산이 행해지기 때문에 마스킹신호(φWMi)가 "Low"상태이면 입력된 데이타는 전송되지 못하고 플로우팅(floating)상태가 되어 라이트동작이 이루어지지 않는 마스킹동작이 수행되며, 마스킹신호(φWMi)가 "High"상태이면 데이타신호(Data,)가 앤드연산에 의해 그대로 출려되어 입출력선(15)을 통하여 메모리셀 어레이부(17)로 전송되어 라이트 동작이 수행되게 된다(이를 제4도에서 점선의 원으로 표시하였음). 그러나, 상기의 시점은 라이트될 워드라인(Word line)이 선택되어져 있지 않은 상태임에 주의하여야 한다.

라이트될 워드라인이 선택되는 과정은 아래에서 상세하게 설명된다. 먼저 외부어드레스신호(Add.)를 로우제어신호(φR)로 래치시켜 주는 로우어드레스버퍼(5)는 로우어드레스출력신호(RAi)를 로우디코더(9)로 출력한다.

그리고, 워드라인 부스트랩핑단(Word line boostrapping stage,8)내에서는 상기 칼럼선택디스에이블신호발생기(7)의 출력인 DCSL신호와 플래시라이트마스타 신호발생기(6)의 출력인 φFLW신호를 앤드게이트(AD3)의 입력으로 하여 제1출력신호를 내보내고, 또 상기 φFLW신호를 인버팅시킨 신호와신호가 인버팅되고 버퍼링된 신호(φR1)를 앤드게이트(AD4)로 조합하여 제2출력신호를 내보내, 이들 두 출력신호(제1 및 제2출력신호)를 오아게이트(OR1)로 조합하여 부스팅된 신호(φX)를 로우디코더(9)로 출력한다.

이때 상기한 DCSL신호에 의해 지연되어 발생하는 부스팅된 신호(φX)의 발생시점은 DCSL신호에 의해 칼럼선택신호(CSL)가 디스에이블된 직후이다. 로우디코더(9)는 상기 부스팅된 신호(φX)와 로우어드레스 출력신호(RAi)를 입력으로 하여 앤드게이트(AD5)로 앤드연산을 하여 메모리셀 어레이부(17)로 라이트될 워드라인을 선택하는 신호(W/L)를 출력하게 된다.

이상에서 설명한 바와 같이 본 발명에 의하면, 종래의 마스크트 플래시 라이트 방법인 로우(워드라인)을 먼저 인에이블시키고 그 다음에 상기 로우(워드라인)에 있는 모든 칼럼을 선택하여 마스킹수단들에 의해 마스킹한후 라이트하는 방법과는 달리 본 발명은 칼럼을 먼저 선택하고 약간의 시간간격을 둔후 로우(워드라인)을 선택하므로 마스킹동작은 그 시간간격동안에 마스킹정보(φWMi)에 의하여 행하여져 맘스크 플래시 라이트동작이 수행된다.

따라서 마스킹동작을 수행하기 위한 별도의 마스킹용 게이트들을 필요치 않으므로 레이아웃 면적을 줄일수 있으며 고속의 플래시 라이트 기능을 수행할 수 있는 효과가 있다.

Claims (2)

1. 플래시 라이트기능을 가진 비디오 램(VRAM)에 있어서, 외부신호인 로우어드레스 스트로브 신호(RAS신호)를 받아 인버팅신호(φR)와 시간지연된 신호(φR1,φR2)를 발생시키는 버퍼수단(1)과, 특수기능을 정의하는 신호인 DSF(Define special function)신호의 레벨을 CMOS레벨로 변화하여 래치(latch)시켜주는 DSF(DSF buffer stage,2)과, 상기 제1버퍼수단(1)의 출력신호(φR)에 의해 입력되는 라이트 인에이블신호(WB/WE)를 래치시켜주는 라이트 인에이블 버퍼단(/Buffer stage,3)과, 외부 어드레스신호(Add.)를 칼럼제어신호(φC)에 의해 래치시켜주는 칼럼어드레스버퍼(Column address buffer,4)와, 외부어드레스신호(Add.)를 상기 제1버퍼수단(1)의 출력신호(φR)에 의해 래치시키고 버퍼링된 신호(RAi)를 발생하는 로우어드레스버퍼(Row address buffer, 5)와, 상기 DSF버퍼단(2)의 출력신호(φDSF)와 상기 라이트 인에이블버퍼단(3)의 출력신호(φWB)를 입력신호로하여 플래시 라이트 마스타신호(이하 "φFLW"신호라 칭함)를 발생시키는 플래시 라이트 마스타신호 발생기(Flash write master signal generator,6)와, 상기 플래시 라이트 마스타신호발생기(6)의 출력신호(φFLW)와 데이타 DTCP신호를 입력신호로 하여 버퍼링해서 열려진 칼럼을 닫히게 하는 신호인 DCSL신호를 발생시키는 칼럼선택 디스에이블신호발생기(Column selector disable signal generator,7)와, 상기 DCSL신호와 φFLW신호를 입력으로 하여 로우를 선택하는 부스팅된 신호(φX)를 출력하는 워드라인 부스트랩핑단(Word line boostrapping stage,8)과, 상기 부스팅된 신호(φX)와 로우어드레스정보(RAi)를 입력으로 하여 메모리셀의 워드라인을 선택하는 신호(W/L)을 출력하는 로우디코더(Row decoder,9)와, 상기 칼럼어드레스버퍼(4)의 출력신호(CAi)와 φFLW를 입력으로 하여 입출력선과 비트라인 사이에 있는 전송게이트를 제어하는 칼럼선택신호(CSL)를 출력하는 칼럼디코더(column decoder,10)와, 마스킹정보인 마스킹신호(φMNi) 제공하는 WIOI신호와 입력데이타를 받아들여 버퍼링해주는 데이타입력버퍼수단(Data input buffer,12)과,신호와/신호를 입력으로 하여 통상의 라이트동작수행신호(φWR)를 발생하는 라이트동작수행용 신호발생기(11)와, 상기 통상의 라이트동작수행용 신호발생기(11)의 출력신호(φWR)을 입력으로 하여 라이트될 데이타의 전송을 알리는 DTCP신호를 발생하는 라이트 데이타 전송펄스발생기(Write data transfer pulse generator,13)와, 상기 데이타 입력버퍼수단(12)의 버퍼링된 신호(D,)와, 상기 DTCP신호를 입력으로 하여 입력된 데이타의 전송을 원활하게 하여 주는 라이트드라이버(write driver,14)와, 데이타의 전송통로 역할을 하는 입출력선(Input/ouput line,15)과 칼럼선택신호(CSL)에 따라 라이트될 칼럼을 선택하는 칼럼선택게이트단(column selector gata stage,16)과, 정보가 저장되는 메모리셀 어레이부(17)로 구성된 것을 특징으로 하는 마스크트 플래시 라이트(Masked Blash Write) 기능을 수행하는 메모리장치.
2. 제1항에 있어서, 상기 워드라인 부스트랩핑단(8)은 인버터의 입력단을 앤드게이트(AD3)의 입력단에 연결하고 앤드게이트(AD3)의 타입력단은 상기 칼럼선택디스에이블신호 발생기(7)의 출력단에 연결점과 더불어 인버터의 출력단을 앤드게이트(AD3)의 입력단에 연결하며, 앤드게이트(AD3)와 앤드게이트(AD4)의 출력단은 오아게이트(OR1)의 입력단에 연결하여 구성함으로써 부스팅된 워드라인 부스트랩핑단(8)의 출력신호(φX)가 칼럼선택신호(CSL)보다 늦게 인에이블되는 것을 특징으로 하는 마스크트 플래시 라이트기능을 수행하는 메모리장치.