KR940007758Y1 - Semiconductor lead frame - Google Patents

Semiconductor lead frame Download PDF

Info

Publication number
KR940007758Y1
KR940007758Y1 KR2019910008906U KR910008906U KR940007758Y1 KR 940007758 Y1 KR940007758 Y1 KR 940007758Y1 KR 2019910008906 U KR2019910008906 U KR 2019910008906U KR 910008906 U KR910008906 U KR 910008906U KR 940007758 Y1 KR940007758 Y1 KR 940007758Y1
Authority
KR
South Korea
Prior art keywords
lead
lead frame
horizontal
damper
paddle
Prior art date
Application number
KR2019910008906U
Other languages
Korean (ko)
Other versions
KR930001535U (en
Inventor
전홍섭
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910008906U priority Critical patent/KR940007758Y1/en
Publication of KR930001535U publication Critical patent/KR930001535U/en
Application granted granted Critical
Publication of KR940007758Y1 publication Critical patent/KR940007758Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.No content.

Description

반도체 리드 프레임Semiconductor leadframe

제 1 도는 일반적인 리드 프레임의 평면도.1 is a plan view of a typical lead frame.

제 2 도 내지 제 4 도는 일반적인 리드 프레임에 의한 반도체 패키지의 여러 실시 형태를 보인 것으로, 제 2 도는 SOP 형태의 단면도.2 to 4 show various embodiments of a semiconductor package by a general lead frame, and FIG. 2 is a cross-sectional view of the SOP form.

제 3 도는 SOJ 형태의 단면도.3 is a cross-sectional view of the SOJ form.

제 4 도는 버트 리드를 갖는 MSP 형태의 단면도.4 is a cross-sectional view of the MSP form with butt leads.

제 5 도는 본 고안에 의한 표면실장형 반도체 패키지를 하기 위한 리드프레임의 평면도.5 is a plan view of a lead frame for a surface mount semiconductor package according to the present invention.

제 6 도 및 제 7 도는 제 5 도의 A부를 확대하여 보인 실시예로서, 제 6a, b 도는 수평리드의 절단 부위에 절단홈이 형성된 경우를 보인 평면도 및 단면도.6 and 7 are enlarged views of the portion A of FIG. 5, and FIGS. 6A and 7B are plan views and cross-sectional views illustrating a case where a cutting groove is formed in a cutting portion of the horizontal lead.

제 7 도는 수평리드의 절단 부위에 수개의 절단공이 형성된 경우를 보인 평면도.7 is a plan view showing a case where several cutting holes are formed at the cutting portion of the horizontal lead.

제 8 도 및 제 9 도는 제 5 도의 B부를 확대하여 보인 실시예로서, 제 8 도는 댐바가 지그재그 형태인 경우를 보인 평면도.8 and 9 are enlarged embodiments of part B of FIG. 5, and FIG. 8 is a plan view showing a case in which the dam bar is zigzag.

제 9 도는 댐바가 비대칭으로 편증된 경우를 보인 평면도.9 is a plan view showing a case in which the dam bar is asymmetrically biased.

제 10 도 내지 제 12 도는 본 고안에 의한 반도체 리드 프레임을 표면실장형 반도체 패키지에 적용한 예를 보인 것으로, 제 10 도는 패들과 수평리드가 수평인 경우를 보인 단면도.10 to 12 illustrate an example in which the semiconductor lead frame according to the present invention is applied to a surface mount semiconductor package, and FIG. 10 is a cross-sectional view illustrating a case where a paddle and a horizontal lead are horizontal.

제 11 도는 패들이 수평리드보다 높은 경우를 보인 단면도.11 is a cross-sectional view showing the case where the paddle is higher than the horizontal lead.

제 12 도는 패들이 수평리드보다 낮은 경우를 보인 단면도.12 is a cross-sectional view showing the case where the paddle is lower than the horizontal lead.

제 13 도는 본 고안에 의한 반도체 리드 프레임을 이용한 표면실장형 반도체 패키지의 제조예를 보인 공정도.13 is a process diagram showing a manufacturing example of a surface mount semiconductor package using a semiconductor lead frame according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 패들 12 : 수평리드11: paddle 12: horizontal lead

13 : 댐바 14 : 절단홈13: Dam Bar 14: Cutting groove

15 : 절단공 18 : 반도체 칩15: cutting hole 18: semiconductor chip

19 : 와이어 20 : 에폭시 수지19: wire 20: epoxy resin

본 고안은 표면실장형 반도체 패키지에 관한 것으로, 특히 리드프레임의 구조를 간소화 함과 아울러 포밍공정을 생략하여 제조원가의 절감 및, 제조공정의 단순화, 생산성 향상에 적당하도록 한 반도체 리드 프레임에 관한 것이다.The present invention relates to a surface-mount semiconductor package, and more particularly, to a semiconductor lead frame, which simplifies the structure of the lead frame and omits the forming process, thereby reducing manufacturing costs, simplifying the manufacturing process, and improving productivity.

일반적인 리드 프레임은 제 1 도에 도시한 바와 같이, 사이드 레일(side rail)(1)(1)의 내측에 반도체 칩이 고정되는 패들(paddle)(2)이 타이 바(tie bar)(3)에 의하여 지지되고, 상기 반도체 칩에 와이어 본딩되는 수개의 인너리드(inner lead)(4) 및 아웃리드(outlead)(5)는 댐바(dam bar)(6)에 의하여 지지된 구조로 되어 있다.As shown in FIG. 1, a typical lead frame includes a tie bar 3, in which paddles 2, on which a semiconductor chip is fixed, are provided inside a side rail 1, 1; Several inner leads 4 and outleads 5 supported by the wires and wire-bonded to the semiconductor chip have a structure supported by a dam bar 6.

상기 댐바(6)의 역할은 크게 두가지로 나눌 수 있으며, 그 첫번째로는 인너리드(4)를 지지하는 역할과, 두번째로는 인너리드(4)를 도금할 수 있도록 하는 역할이다.The role of the dam bar 6 can be largely divided into two, the first to support the inner lead (4), the second to serve to plate the inner lead (4).

상기한 바와 같은 일반적인 리드 프레임을 이용한 반도체 패키지의 실시형태가 제 2 도 내지 제 4 도에 도시되어 있는 바, 그 제조공정을 간단하게 설명하면 다음과 같다.Embodiments of the semiconductor package using the general lead frame as described above are shown in FIGS. 2 to 4, and the manufacturing process thereof will be briefly described as follows.

일반적인 반도체 패키지의 제조공정은 전(前)공정과, 후(後) 공정으로 나누어진다.The manufacturing process of a general semiconductor package is divided into a pre-process and a post-process.

즉, 전공정은 웨이퍼(wafer)를 소정 크기로 절단하는 웨이퍼 절단공정과, 리드 프레임의 패들(2)에 반도체 칩(7)을 부착하는 다이 본딩(die bonding)공정과, 상기 반도체 칩(7)과 인너리드(4)를 와이어(8)로 전기적으로 접속하는 와이어 본딩(wire bonding) 공정의 순서로 진행되며, 후공정은 반도체 칩(7)과 인너리드(4)의 일정 면적을 에폭시 수지(9)로 몰딩하는 몰드공정과, 통상적인 플래팅(plating)공정과, 리드 프레임의 댐바(6)를 절단하는 트리밍(trimming)공정과, 리드 프레임의 아웃리드(5)를 소정방향으로 절곡하는 포밍(forming)공정과, 통상적인 마킹(marking) 공정의 순서로 진행된다.That is, the previous step is a wafer cutting step of cutting the wafer to a predetermined size, a die bonding step of attaching the semiconductor chip 7 to the paddle 2 of the lead frame, and the semiconductor chip 7 And an inner lead 4 in the order of a wire bonding process of electrically connecting the wire 8 to the wire 8, and a subsequent step is performed by dipping a predetermined area of the semiconductor chip 7 and the inner lead 4 into an epoxy resin ( 9) a mold process for molding, a conventional plating process, a trimming process for cutting the dam bar 6 of the lead frame, and the outlead 5 of the lead frame bent in a predetermined direction. It proceeds in the order of a forming process and a conventional marking process.

상기한 트리밍 공정시에는 댐바(6)를 절단하는 동시에 에폭시 수지의 돌출부위인 몰드 플래쉬(mold flash)를 제거하게 된다.In the trimming process, the dam bar 6 is cut and at the same time, a mold flash, which is a protrusion of the epoxy resin, is removed.

또한, 상기한 포밍 공정시에는 아웃리드(5)의 포밍형태에 따라 제 2 도에 도시한 바와 같이, 걸 포옴(gull form)의 아웃리드(5')를 갖는 SOP(Small Outline Package)와, 제 3 도에 도시한 바와 같이, 제이 포옴(J-FORM)의 아웃리드(5")를 갖는 SOJ(Small Outline J-lead package)와, 제 4 도에 도시한 바와 같이, 버티리드(butt lead)(5'")를 갖는 MSP(Mini Square Package)와, 그리고 PLCC(Platic Leaded Chip Carrier), QFP(Quad Flat Package)등으로 나누어진다.In addition, in the forming process described above, as shown in FIG. 2 according to the forming form of the outlead 5, a small outline package (SOP) having an outlead 5 'of a gull form, and As shown in FIG. 3, a small outline J-lead package (SOJ) having an outlead 5 " of J-FORM, and a butt lead as shown in FIG. ) Is divided into a Mini Square Package (MSP) having a 5 '", a Plastic Leaded Chip Carrier (PLCC), a Quad Flat Package (QFP), and the like.

상기한 패키지중에서 두면으로만 아웃리드(5)가 돌출된 경우는 SOP 및 SOJ이며, MSP, PLCC, QFP의 경우는 네변 모두 아웃리드(5)가 돌출되어 있다.The outlead 5 protrudes only on two surfaces of the above-described packages, and the outlead 5 protrudes on all four sides of the MSP, PLCC, and QFP.

특히, 표면실장형 패키지의 경우는 아웃리드(5)의 형태에 따라 제 2 도 내지 제 4 도에 도시한 바와 같이, 걸 포옴, 제이 포옴, 비트 리드로 구분할 수 있다.In particular, in the case of the surface mount package, as shown in FIGS. 2 to 4 according to the shape of the outlead 5, the package may be divided into a gal foam, a J foam, and a bit lead.

그러나, 상기한 바와 같은 종래의 기술에 의하면 아웃리드(5)가 통상적으로 너무 길게 형성되어 있으므로 리드 프레임의 제작시 재료가 많이 소요되어 제조원가가 상승되는 난점이 있을 뿐만아니라 제조공정시 트리밍공정과 포밍공정을 반드시 실시하여야 하므로 제조공정이 용이하지 못하고 생산성이 저하되는 등의 문제점이 있었다.However, according to the prior art as described above, since the outlead 5 is generally formed too long, a lot of materials are required to manufacture the lead frame, which increases the manufacturing cost, and the trimming process and the forming process during the manufacturing process. Since the process must be performed, there is a problem that the manufacturing process is not easy and productivity is lowered.

더욱이, 최근들어 반도체 패키지의 고성능화와 다기능화의 추세에따라 아웃리드(5)의 갯수가 점차로 증가되는 다핀(high pin count)화와, 아웃리드(5) 사이의 하인 핀치(fine pitch)가 요구되는 바, 상기한 종래의 기술은 트리밍공정과 포밍공정을 반드시 실시하여야 함으로써 각각의 아웃리드(5)가 일정한 간격을 유지하지 못하고 서로 달라 붙는 형태의 불량현상인 리드 쇼트(lead short)현상과, 아웃리드(5)의 높낮이 차이로 보드에 실장할 경우, 납땜불량을 유발시킬 수 있는 리드 코플러너리티(lead coplanarity) 현상이 발생되어 반도체 패키지의 제기능을 저하시키는 등의 여러 문제점이 있었다.Furthermore, in recent years, as the number of the outleads 5 increases, the pin height between the outleads 5 and the fine pitch between the outleads 5 are required in accordance with the trend of high performance and multifunction of semiconductor packages. According to the related art, a trimming process and a forming process must be performed, so that each of the outleads 5 does not maintain a constant interval and is stuck to each other. When mounted on a board due to the height difference of the outlead 5, there are various problems such as lead coplanarity, which may cause soldering defects, and thus lower the function of the semiconductor package.

본 고안은 상기한 바와 같은 종래의 문제점을 해소하기 위하여 안출한 것으로, 리드 프레임의 아웃리드를 거의 없는 짧은 형태로 형성되어 제조원가를 절감함과 아울러 별도의 포밍공정을 생략하여 제조공정을 간소화시킴으로써 생산성을 향상시키고, 리드 쇼트현상 및 리드 코플러너리티 현상을 배제하여 반도체 패키지의 제기능을 보다 향상시킬 수 있도록 함을 목적으로 하는 것이다.The present invention is devised to solve the above-described problems, and the lead frame is formed in a short form with almost no outlead of the lead frame, thereby reducing the manufacturing cost and simplifying the manufacturing process by eliminating a separate forming process. The purpose of the present invention is to improve the performance of the semiconductor package by improving the efficiency of the semiconductor package and eliminating the lead short phenomenon and the lead coplanarity phenomenon.

이하, 본 고안에 의한 표면실장형 반도체 패키지를 첨부된 도면에 의하여 보다 상세히 설명한다.Hereinafter, the surface mount semiconductor package according to the present invention will be described in more detail with reference to the accompanying drawings.

제 5 도 내지 제 9 도는 본 고안에 의한 리드 프레임을 보인 것으로, 이에 도시한 바와 같이, 반도체 칩이 놓이는 패들(11)과 패들(11) 사이의 수평리드(12)(12)를 하나의 댐버(13)로 지지하도록 구성한 것이다.5 to 9 show a lead frame according to the present invention, and as shown therein, the horizontal leads 12 and 12 between the paddle 11 and the paddle 11, on which the semiconductor chip is placed, have a single damper. It is comprised so that it may support in (13).

상기 수평리드(12)(12)는 기존의 인너리드와 아웃리드의 기능을 동시에 수행하게 되며, 별도의 포밍공정없이 보드상에 그대로 실장이 할수 있도록 된 것이다.The horizontal leads 12 and 12 perform the functions of the existing inner lead and the out lead at the same time, and can be mounted as they are on the board without a separate forming process.

상기 수평리드(12)(12)와 댐버(13)의 연결부위는 트리밍공정을 보다 용이하게 수행하도록 제 6 도의 (a) 및 (b)에 도시한 바와 같이, 절단홈(14)(14)이 각각 형성되거나, 제 7 도에 도시한 바와 같이, 수개의 절단공(15)(15)이 일정간격을 두고 각각 형성되어 있다.The connecting portions of the horizontal leads 12, 12 and the dam 13 are cut grooves 14, 14 as shown in (a) and (b) of FIG. 6 to perform the trimming process more easily. Each of these is formed, or as shown in FIG. 7, several cutting holes 15 and 15 are formed at regular intervals, respectively.

또한, 제 5 도 내지 제 7 도에 도시한 바와 같이, 댐버(13)의 형상을 일직선상으로 형성할 수 있으며, 제 8 도에 도시한 바와 같이 지그재그로 형성할 수 있고, 제 9 도에 도시한 바와 같이, 댐버(13)의 중심선(C)을 기준으로 하여 비대칭이 되도록 형성할 수 있다.Further, as shown in Figs. 5 to 7, the shape of the damper 13 can be formed in a straight line, and as shown in Fig. 8, it can be formed in a zigzag, and as shown in Fig. 9 As described above, it may be formed to be asymmetric with respect to the center line C of the dam 13.

제 8 도 및 제 9 도에 도시한 실시예에 있어서도, 댐버(13)와 수평리드(12)(12)의 연결부위에 제 6 도 및 제 7 도에 도시한 바와 같은 절단홈(14) 또는 수개의 절단공(15)을 형성할 수 있다.Also in the embodiment shown in FIGS. 8 and 9, the cutting groove 14 as shown in FIGS. 6 and 7 is connected to the connection portion of the damper 13 and the horizontal lead 12, 12, or Several cutting holes 15 can be formed.

상기한 바와 같은 본 고안에 의한 리드 프레임은 가공시에 에칭(etching) 또는 통상적인 스템핑 툴(stamping tool)에 의하여 제작할 수 있다.The lead frame according to the present invention as described above can be produced by etching or a conventional stamping tool during processing.

도면중 미설명 부호 16은 사이드 레일, 17은 타이 바를 각각 도시한 것이다.In the drawings, reference numeral 16 denotes a side rail, and 17 denotes a tie bar.

한편, 제 10 도 내지 제 12 도는 본 고안에 의한 리드 프레임을 사용하여 제조한 표면실장형 반도체 패키지의 실시예를 보인 것으로, 상술한 리드 프레임의 패들(11)에 소정 크기로 절단된 반도체 칩(18)을 다이 본딩하고, 상기 반도체 칩(18)과 수평리드(12)를 와이어(19)로 본딩하여 전기적 접속을 가능하게 하며, 상기 반도체 칩(18)과 수평리드(12)를 포함하는 일정면적을 에폭시 수지(20)로 몰딩하여 구성한 것이다.Meanwhile, FIGS. 10 to 12 show embodiments of the surface mount semiconductor package manufactured by using the lead frame according to the present invention, and the semiconductor chip cut into a predetermined size on the paddle 11 of the lead frame described above ( Die bonding 18, bonding the semiconductor chip 18 and the horizontal lead 12 with a wire 19 to enable electrical connection, and a constant comprising the semiconductor chip 18 and the horizontal lead 12 The area is formed by molding the epoxy resin 20.

이와 같은 본 고안에 의한 반도체 리드 프레임을 적용한 표면실장형 반도체 패키지의 예를 보면, 제 10 도에 도시한 바와 같이, 패들(11)과 수평리드(12)의 높이 관계는 거의 수평상태를 유지할 수 있고, 제 11 도에 도시한 바와 같이, 패들(11)을 수평리드(12)보다 높게 유지할 수 있으며, 제 12 도에 도시한 바와 같이, 패들(11)을 수평리들(12)보다 낮게 유지할 수 있다.As an example of the surface mount semiconductor package to which the semiconductor lead frame according to the present invention is applied, as shown in FIG. 10, the height relationship between the paddle 11 and the horizontal lead 12 can be maintained almost horizontal. As shown in FIG. 11, the paddle 11 can be kept higher than the horizontal lead 12, and as shown in FIG. 12, the paddle 11 can be kept lower than the horizontal leads 12. have.

이때, 수평리드(12)의 돌출길이는 0.1inch이하가 바람직하다.At this time, the protruding length of the horizontal lead 12 is preferably 0.1 inch or less.

상기한 바와 같은 본 고안에 의한 리드 프레임을 사용한 표면실장형 반도체 패키지의 제조방법은 포밍공정만 생략하는 점만 상이하며, 그 제조방법을 제 13 도에 도시한 공정도를 참고로 설명하면 다음과 같다.The manufacturing method of the surface mount semiconductor package using the lead frame according to the present invention as described above is different only in that the forming process is omitted, and the manufacturing method will be described with reference to the process diagram shown in FIG.

즉, 웨이퍼를 소정 크기로 절단하는 웨이퍼 절단공정과, 리드프레임의 패들(11)에 반도체 칩(18)을 부착하는 다이 본딩 공정과, 상기 반도체 칩(18)과 수평리드(12)를 와이어(19)로 전기적으로 접속하는 와이어 본딩 공정과, 반도체 칩(18)과 수평리드(12)의 일정면적을 에폭시수지(20)로 몰딩하는 몰드공정과, 통상적인 플래팅공정과, 리드 프레임의 댐버(13)를 절단하는 트리밍공정과, 통상적인 마킹공정의 순서로 진행된다.That is, a wafer cutting process of cutting the wafer into a predetermined size, a die bonding process of attaching the semiconductor chip 18 to the paddle 11 of the lead frame, and the semiconductor chip 18 and the horizontal lead 12 are wired together. 19) a wire bonding step for electrically connecting to the wire, a mold step for molding a predetermined area of the semiconductor chip 18 and the horizontal lead 12 with the epoxy resin 20, a conventional plating step, and a lead frame damper It proceeds in the order of the trimming process which cuts (13), and a normal marking process.

상기한 바와 같은 제조공정의 트리밍공정시에는 댐버(13)와 수평리드(12)의 연결 부위에 절단홈(14) 또는 수개의 절단공(15)에 형성되어 있으므로 댐버(13)의 트리밍 동작을 보다 원활하게 도와주게 된다.In the trimming process of the manufacturing process as described above, since the cutting groove 14 or the several cutting holes 15 are formed at the connection portion between the dam 13 and the horizontal lead 12, the trimming operation of the dam 13 is performed. It will help you more smoothly.

이상에서 설명한 바와 같은 본 고안은 인접한 패들사이의 수평리드를 하나의 댐버로 지지함으로써 재료가 절감되는 이점이 있으며, 또한 별도의 포밍공정을 배제하여 표면실장형 반도체 패키지를 제조함으로써 제조공정을 보다 간소화시키는 효과가 있게 되고, 이에따라 생산성이 향상될 뿐만아니라, 기존의 포밍공정시 발생되었던 리드 쇼트현상 및 리드 코플러너리티 현상을 방지하여 반도체 패키지의 제성능을 향상시키는 등의 여러 효과가 있다.The present invention as described above has the advantage that the material is reduced by supporting the horizontal lead between adjacent paddles with a single dam, and further simplify the manufacturing process by manufacturing a surface-mount semiconductor package by eliminating a separate forming process In addition, the productivity is improved, and accordingly, there are various effects such as improvement of the performance of the semiconductor package by preventing the lead short phenomenon and the lead coplanarity phenomenon generated during the conventional forming process.

Claims (6)

리드 프레임에 있어서, 반도체 칩(18)이 놓이는 패들(11)의 양측에 배치되는 수평리브(12)(12)를 서로 근접 배치하고 이들을 하나의 댐버(13)로 지지하도록 구성한 것을 특징으로 하는 리드 프레임.In the lead frame, the lead is characterized in that the horizontal ribs 12, 12 disposed on both sides of the paddle 11, on which the semiconductor chip 18 is placed, are arranged close to each other and supported by one damper 13. frame. 제 1 항에 있어서, 상기 댐버(13)는 일직선상으로 형성된 것을 특징으로 하는 리드 프레임.The lead frame according to claim 1, wherein the damper is formed in a straight line. 제 1 항에 있어서, 상기 댐버(13)는 지그재그 형태로 형성된 것을 특징으로 하는 리드 프레임.The lead frame according to claim 1, wherein the damper is formed in a zigzag shape. 제 1 항에 있어서, 상기 댐버(13)는 중심선(C)에 대하여 비대칭으로 형성된 것을 특징으로 하는 리드 프레임.The lead frame according to claim 1, wherein the damper (13) is formed asymmetrically with respect to the center line (C). 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 댐버(13)와 수평리드(12)(12)와의 연결부위에 절단홈(14)(14)이 각각 형성된 것을 특징으로 하는 리드 프레임.The lead frame according to any one of claims 1 to 4, wherein cutting grooves (14) (14) are formed at the connection portions of the damper (13) and the horizontal lead (12) (12), respectively. 제 1 항 내지 제 4 항중 어느한 항에 있어서, 상기 댐버(13)와, 수평리드(12)(12)와의 연결부위에 수개의 절단공(15)(15)이 각각 형성된 것을 특징으로 하는 리드 프레임.The lead according to any one of claims 1 to 4, wherein several cutting holes (15) and (15) are formed at the connection portion between the damper (13) and the horizontal lead (12) (12), respectively. frame.
KR2019910008906U 1991-06-15 1991-06-15 Semiconductor lead frame KR940007758Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910008906U KR940007758Y1 (en) 1991-06-15 1991-06-15 Semiconductor lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910008906U KR940007758Y1 (en) 1991-06-15 1991-06-15 Semiconductor lead frame

Publications (2)

Publication Number Publication Date
KR930001535U KR930001535U (en) 1993-01-21
KR940007758Y1 true KR940007758Y1 (en) 1994-10-24

Family

ID=19315180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910008906U KR940007758Y1 (en) 1991-06-15 1991-06-15 Semiconductor lead frame

Country Status (1)

Country Link
KR (1) KR940007758Y1 (en)

Also Published As

Publication number Publication date
KR930001535U (en) 1993-01-21

Similar Documents

Publication Publication Date Title
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
KR940007757Y1 (en) Semiconductor package
US5703407A (en) Resin-sealed type semiconductor device
KR0128251Y1 (en) Lead exposed type semiconductor device
US5471088A (en) Semiconductor package and method for manufacturing the same
JPH07273268A (en) Semiconductor package and lead frame for semiconductor package
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
KR20030052502A (en) Lead-frame strip and process for manufacturing semiconductor packages using the same
KR940007758Y1 (en) Semiconductor lead frame
KR950034696A (en) Ultra-thin semiconductor package and manufacturing method thereof
JP3136029B2 (en) Semiconductor device
KR100296845B1 (en) Semiconductor package and manufacturing method thereof
KR20020093250A (en) ELP type leadframe and ELP using the same
KR0140458B1 (en) Leadframe for semiconductor package
KR940006580B1 (en) Semicondoctor package structure and manufacturing method thereof
GB2115220A (en) Semiconductor device and method of producing the same
KR0119768Y1 (en) Out lead fixing structure of semiconductor package
KR200156222Y1 (en) Keeping magazine structure of lead frame
KR970006523Y1 (en) Semiconductor manufacture type lead frame structure
JP2504194B2 (en) Method for manufacturing resin-sealed semiconductor device
KR200155051Y1 (en) Lead frame
KR960004872Y1 (en) Lead frame structure of plastic quad flat package
KR950000101Y1 (en) Semiconductor package lead frame
KR100199829B1 (en) Lead frame
KR200177071Y1 (en) Lead frame for fabrication of small die pad package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040920

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee