KR950000101Y1 - Semiconductor package lead frame - Google Patents

Semiconductor package lead frame Download PDF

Info

Publication number
KR950000101Y1
KR950000101Y1 KR2019910014658U KR910014658U KR950000101Y1 KR 950000101 Y1 KR950000101 Y1 KR 950000101Y1 KR 2019910014658 U KR2019910014658 U KR 2019910014658U KR 910014658 U KR910014658 U KR 910014658U KR 950000101 Y1 KR950000101 Y1 KR 950000101Y1
Authority
KR
South Korea
Prior art keywords
paddle
lead frame
semiconductor package
semiconductor
package
Prior art date
Application number
KR2019910014658U
Other languages
Korean (ko)
Other versions
KR930007528U (en
Inventor
전흥섭
박계찬
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910014658U priority Critical patent/KR950000101Y1/en
Publication of KR930007528U publication Critical patent/KR930007528U/en
Application granted granted Critical
Publication of KR950000101Y1 publication Critical patent/KR950000101Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

내용 없음.No content.

Description

반도체 패키지용 리드 프레임Lead Frames for Semiconductor Packages

제1도는 통상적인 리드프레임의 구성을 보인 평면도.1 is a plan view showing the configuration of a conventional lead frame.

제2도 및 제3도는 종래 리드프레임의 패들 구조를 보인 것으로, 제2도는 일반적인 패들의 평면도.2 and 3 illustrate a paddle structure of a conventional leadframe, and FIG. 2 is a plan view of a general paddle.

제3도는 패키지 내부에서 발생하는 인터널 스트레스를 분산시키기 위하여 패들 내부에 수개의 구멍을 형성한 종래 기술에 의한 패들의 평면도.3 is a plan view of a paddle according to the prior art in which several holes are formed in the paddle to disperse internal stress occurring inside the package.

제4도는 본 고안에 의하여 패키지 내부에서 발생하는 인터널 스트레스를 분산시키기 위하여 패들을 분리 형성한 리드프레임의 평면도.4 is a plan view of a lead frame formed by separating the paddle to distribute the internal stress generated in the package according to the present invention.

제5도는 본 고안에 의한 패들이 적용된 리드프레임에 칩이 어태치된 상태를 보인 평면도.5 is a plan view showing a chip attached to the lead frame to which the paddle according to the present invention.

제6도 내지 제9도는 본 고안에 의한 패들의 여러 실시 형태를 보인 평면도.6 to 9 are plan views showing various embodiments of the paddle according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 사이드레일(side Rail) 3,3' : 셔포트바1: Side Rail 3,3 ': Shuttle Bar

4 : 인너리드 5 : 아웃리드4: inner lead 5: out lead

6 : 댐바 10 : 패들6: dambar 10: paddle

10a : 통공 11 : 접착테이프10a: through hole 11: adhesive tape

본 고안은 플라스틱 반도체 패키지 제조분야에서 사용되는 리드프레임에 관한 것으로, 특히 패키지 내부에서 발생하는 인터널 스트레스(Internal Stress)를 분산시킬 수 있도록 함과 아울러 패키지의 경박단소화에 적합하도록 한 스플리트(split)형 패들(Paddle) 구조를 갖는 반도체 패키지용 리드프레임에 관한 것이다.The present invention relates to a lead frame used in the field of plastic semiconductor package manufacturing, and in particular, it is possible to disperse internal stress generated inside the package, and to make the package thin and short The present invention relates to a lead frame for a semiconductor package having a split type paddle structure.

일반적인 플라스틱 반도체 패키지에 적용된 리드프레임은 제1도에 도시한 바와같이, 사이드레일(Side Rail)(1)의 내측에 반도체 칩이 고정되는 패들(Paddle)(2)이 서포트바(Support Bar)(3,3')에 의하여 지지되어 있으며, 상기 반도체 칩에 와이어 본딩되는 수개의 인너리드(Inner Lead)(4) 및 아웃리드(Out Lead)(5)가 댐바(Dam Bar)(6)에 의하여 지지된 구조로 되어 있고, 상기 반도체 칩이 고정되는 패들(2)은 제2도에 도시한 바와같이 통상 정사각형 또는 직사각형의 형태를 이루고 있다.As shown in FIG. 1, a lead frame applied to a general plastic semiconductor package includes a support bar having a paddle 2 on which a semiconductor chip is fixed inside a side rail 1. 3, 3 ') and a plurality of inner leads 4 and out leads 5 that are wire-bonded to the semiconductor chip by dam bars 6. The paddle 2 to which the semiconductor chip is fixed has a supported structure, and is generally square or rectangular as shown in FIG.

이러한 일반적인 리드프레임을 이용하여 반도체 패키지를 제조함에 있어서는 먼저, 리드프레임의 패들(2)에 웨이퍼로부터 소정 크기로 절단(Sawing)된 반도체 칩을 에폭시(Epoxy)나 프리폼(preform)등의 어드히시브 머티어리얼(Adhesive MaterIn manufacturing a semiconductor package using such a general lead frame, first, a semiconductor chip cut to a predetermined size from a wafer in the paddle 2 of the lead frame is adjuvant such as epoxy or preform. Material Mater

ial)을 이용하여 부착고정하고, 칩의 패드(Pad)와 리드프레임의 인너리드(4)를 와이어로 접속하여 전기적으로 연결하며, 칩이 고정되는 패들(2)와 인너리드(4)를 포함하는 일정 부위를 에폭시수지로 몰드(Mold)하여 패키지로 형성한 후, 트리밍( Trimming)/포밍(Forming)공정을 수행하게 된다.affixed and fixed using an ial, and electrically connected by connecting a pad of a chip and an inner lead 4 of a lead frame with a wire, and including a paddle 2 and an inner lead 4 on which a chip is fixed. After molding a certain portion to an epoxy resin (Mold) to form a package, a trimming (Forming) process is performed.

그러나 이러한 종래의 패들(2)이 구비된 리드프레임을 이용하여 제작한 반도체 패키지 리드프레임 자체의 열팽창계수와 실리콘 칩 그리고 접착제의 열팽창계수의 차이로 인하여 신뢰성 시험시(특히, 온도 사이클링 테스트, 또는 써멀 쇼크 테스트 등), 패키지 자체의 인터널 스트레스로 인한 패키지 크랙이 발생할 수 있고, 파롤로워 솔더링시, 칩/리드프레임의 디라미네이션(Delamination)이 발생되는 문제점이 있었다.However, due to the difference between the thermal expansion coefficient of the semiconductor package leadframe itself and the thermal expansion coefficient of the silicon chip and the adhesive produced using the lead frame provided with the conventional paddle 2 (especially, temperature cycling test or thermal Shock test, etc.), the package crack may occur due to the internal stress of the package itself, and when the follower soldering, there is a problem that the delamination of the chip / lead frame occurs.

이와 같은 문제점을 보완하기 위한 종래의 패들 구조로서, 제3도에 도시한 바와같이 장방형의 패들(2) 내부에 수개의 타원형 구멍(2a)을 형성한 패들 및 도면에 도시되지는 않았으나 패들의 내부에 수개의 작은 구멍을 형성함과 아울러 패들의 각진 부위를 라운드로 형성한 패들이 알려지고 있다. 이러한 종래의 기술에 의한 여러 형태의 패들은 패키지 내부에서 발생하는 열팽창계수에 의한 인터널 스트레스를 분산시키기 위하여 상기한 바와 같은 여러 형태의 패들을 구성하고 있으나, 이는 제작이 어렵게 되는 문제점이 있었다.As a conventional paddle structure to compensate for such a problem, as shown in FIG. 3, a paddle having several oval holes 2a formed in a rectangular paddle 2 and a paddle not shown in the drawing are not shown. In addition to forming a few small holes in the paddle is known to form a rounded angle of the paddle. The paddles according to the related art have various paddles as described above in order to disperse internal stress due to the coefficient of thermal expansion occurring inside the package, but this has a problem in that it is difficult to manufacture.

본 고안의 목적은 패키지 내부에서 발생되는 인터널 스트레스를 분산시킬 수 있도록 패들의 형태를 대각선 또는 수직/수평 방향으로 분리 형성함으로써 패들과 반도체 칩과의 열팽창계수 차이가 작아지게 되어 패키지 내부에서 발생되는 전체적인 스트레스가 감소되고, 이에 따라 패키지 자체의 신뢰성을 향상시킬 수 있으면서도 제작이 용이하게 되도록 한 반도체 패키지용 리드프레임을 제공하려는 것이다.The purpose of the present invention is to form a paddle in a diagonal or vertical / horizontal direction so as to disperse internal stresses generated inside the package, thereby reducing the difference in thermal expansion coefficient between the paddle and the semiconductor chip. It is to provide a lead frame for a semiconductor package that can reduce the overall stress, thereby improving the reliability of the package itself and making it easy to manufacture.

또한 본 고안의 다른 목적은 패들의 크기를 작게 형성함으로써 반도체 패키지의 경박단소화 추세에 적절하게 부응할 수 있도록 하려는 것이다.In addition, another object of the present invention is to make the paddle small in size to meet the trend of thin and light reduction of the semiconductor package.

이하, 본 고안에 의한 반도체 패키지용 리드프레임을 첨부도면에 도시할 실시례에 따라서 상세히 설명한다.Hereinafter, a lead frame for a semiconductor package according to the present invention will be described in detail according to an embodiment to be shown in the accompanying drawings.

제4도는 본 고안에 의한 리드프레임의 일 실시례를 도시하는 평면도로서, 이에 도시한 바와 같이, 사이드레일(1)의 내측연부에 서포트바(3,3')가 연결되고, 이 서포트바(3,3')에 반도체 칩이 부착되는 패들(10)이 연결되어 있다.Figure 4 is a plan view showing an embodiment of a lead frame according to the present invention, as shown in the support bar (3, 3 ') is connected to the inner edge of the side rail (1), the support bar ( The paddle 10 to which the semiconductor chip is attached is connected to 3, 3 ').

상기 패들(10)은 패키지 내부에서 발생하는 열팽창계수의 차이로 인한 인터널 스트레스를 분산시키기 위하여 서포트바(3.3')의 내측단부에 각각 위치하도록 양측으로 분리 형성됨과 아울러 그 분리된 패들(10)의 전체 면적을 반도체 칩과의 접촉 면적을 줄이기 위하여 반도체 칩의 면적보다 작게 형성된다.The paddle 10 is separately formed on both sides so as to be located at each inner end of the support bar (3.3 ') in order to disperse internal stress due to the difference in thermal expansion coefficient generated inside the package, and the separated paddle 10 The total area of is formed smaller than the area of the semiconductor chip in order to reduce the contact area with the semiconductor chip.

상기 패들(10)은 패키지 내부에서 발생하는 열팽창계수의 차이로 인한 인터널 스트레스를 분산시키기 위하여 제4도에 도시한 실시례 외에도, 제6도에 도시한 바와 같이 대향면이 대각선 방향의 경사를 갖도록 분리형성하거나, 제7도에 도시한 바와 같이 대향면이 수평 방향으로 소정 간격을 갖도록 분리 형성하거나, 또는 제9도에 도시한 바와 같이 대향면이 태극 무늬 형태를 갖도록 분리 형성할 수도 있다.The paddle 10 is in addition to the embodiment shown in FIG. 4 to distribute the internal stress due to the difference in the coefficient of thermal expansion occurring inside the package, as shown in FIG. As shown in FIG. 7, the separation surface may be separated so as to have a predetermined interval in the horizontal direction, or as shown in FIG. 9, or the opposite surface may be separated to have a taiji pattern.

상기 패들(10)은 도면에 도시한 실시례로서 한정되는 것은 아니며, 패키지 내부에서 발생되는 인터널 스트레스를 분산시키기 위한 구성이라면 패들(10)을 서포트바(3,3')의 내측 단부에 서로 마주보도록 분리 형성한 어떠한 형태의 것이라도 무방하다.The paddle 10 is not limited to the embodiment shown in the drawings, and the paddle 10 is disposed at the inner ends of the support bars 3 and 3 ′ if the paddle 10 is configured to disperse internal stresses generated inside the package. It may be of any type formed separately facing each other.

상기 패들(10)의 상면에는 반도체 칩을 부착하기 위한 접착제가 도포되는 바, 이 접착제로서는 에폭시계수지가 사용된다.An adhesive for attaching a semiconductor chip is applied to the upper surface of the paddle 10, and an epoxy resin is used as the adhesive.

이와같이 구성된 본 고안의 반도체 패키지용 리드프레임을 이용하여 반도체 패키지를 제작함에 있어서는 제5도에 도시한 바와 같이 상, 하로 분리 형성되어 서포트바(3,3')에 의해 지지되어 있는 패들(10) 위에 접착테이프(열팽창계수)를 부착하고, 그 위에 반도체 칩을 어태치하여 와이어 본딩 공정, 몰딩 공정, 트리밍/포밍, 플레팅,마킹 등의 공정을 거쳐 출하하게 되는 것이다.In manufacturing the semiconductor package using the lead frame for semiconductor package of the present invention configured as described above, as shown in FIG. 5, the paddle 10 is formed to be supported by the support bars 3 and 3 '. An adhesive tape (coefficient of thermal expansion) is attached on the substrate and the semiconductor chip is attached thereon to be shipped through a wire bonding process, a molding process, trimming / forming, plating, and marking.

한편, 상기한 바와 같은 본 고안에 의한 반도체 패키지용 리드프레임의 패들(10)은 내부에 반도체 칩과의 접촉 면적을 보다 작게 하기 위하여 통공(10a)을 형성함으로써 패키지 내부에서 발생되는 인터널 스트레스를 보다 효율적으로 분산시킬 수 있다.On the other hand, the paddle 10 of the lead frame for a semiconductor package according to the present invention as described above to reduce the internal stress generated in the package by forming a through hole (10a) in order to make a smaller contact area with the semiconductor chip therein It can be dispersed more efficiently.

이 경우 소정 형상의 통공(10a)이 형성된 패들(10)에 반도체 칩을 부착고정함에 있어서는 접착력이 우수한 접착테이프(10)가 이용되며, 이러한 접착테이프(11)는 에폭시계 수지 또는 폴리이미드게 수지의 접착테이프가 사용된다.In this case, in fixing the semiconductor chip to the paddle 10 having the through hole 10a having a predetermined shape, an adhesive tape 10 having excellent adhesion is used, and the adhesive tape 11 is an epoxy resin or a polyimide crab resin. Adhesive tape is used.

상기한 바와 같은 본 고안에 의한 여러 형태의 리드프레임을 제작함에 있어서는 툴링(Tooling)에 의한 스탬핑(Stamping) 방식과 화학(Chemical) 반응에 의한 에칭(Etching) 방식으로 제작할 수 있다.In manufacturing the lead frame of various forms according to the present invention as described above it can be produced by the stamping method by the tooling (Tooling) and the etching (Etching) method by the chemical reaction (Chemical).

또한 상기한 바와 같은 본 고안에 의한 패들(10)의 여러 실시례는 각각 분리 형성된 패들(10)의 각진 부위를 라운드(Round)로 형성하여 인터널 스트레스를 보다 효율적으로 분산시킬 수 있도록 구성된다.In addition, various embodiments of the paddle 10 according to the present invention as described above is configured to form an angular portion of the paddle 10 separately formed in a round to distribute the internal stress more efficiently.

이상에서 설명한 바와 같이 본 고안에 의한 반도체 패키지용 리드프레임은 반도체 칩이 올려져 부착되는 패들을 여러 형태로 분리 형성하여 패키지 내부에서 열팽창계수의 차이로 인하여 발생되는 인터널 스트레스를 분산시킬 수 있도록 구성하였으므로 외부의 온도변화 및 급격한 열충격에 의한 패키지 크랙, 또는 디라미네이션 불량 등을 방지할 수 있으며, 이에 따라 패키지 자체의 신뢰성을 향상시킬 수 있고, 또 패들의 크기를 작게 형성하였으므로 반도체 패키지의 경박단소화의 추세에 부응할 수 있게 되는 것이다.As described above, the lead frame for a semiconductor package according to the present invention is configured to disperse internal stresses generated due to a difference in thermal expansion coefficients in a package by separating and forming paddles in which semiconductor chips are mounted and attached in various forms. Therefore, it is possible to prevent package cracks or poor delamination due to external temperature change and rapid thermal shock, thereby improving the reliability of the package itself and making the paddle small in size, thus reducing the light and small size of the semiconductor package. It will be able to meet the trend.

Claims (4)

사이드레일(1)의 내측연부에 서포트바(3,3')가 각각 연결되고, 그 서포트바(3,3')에 반도체 칩이 부착되는 패들(10)이 연결된 반도체 패키지용 리드프레임에 있어서, 상기 패들(10)을 외측연부가 각각 서포트바(3,3')의 내측단부에 연결되고 내측연부가 서로 마주보도록 양측으로 분리 형성함과 아울러 분리된 패들(10)의 전체 면적을 반도체 칩의 면적보다 작게 형성하며 패들(10)의 상면에는 반도체 칩을 부착하기 위한 에폭시계수지를 도포된 것을 특징으로 하는 반도체 패키지용 리드프레임.In the lead frame for a semiconductor package in which the support bars (3, 3 ') are respectively connected to the inner edge of the side rail (1), and the paddle (10) to which the semiconductor chip is attached to the support bars (3, 3') is connected. The paddle 10 is connected to the inner ends of the support bars 3 and 3 ′, and the paddle 10 is formed on both sides so that the inner edges face each other, and the entire area of the paddle 10 is separated. Formed smaller than the area of the paddle 10, the lead frame for a semiconductor package, characterized in that the epoxy resin for applying a semiconductor chip is coated on the upper surface. 사이드레일(1)의 내측연부에 서포트바(3,3')가 각각 연결되고, 그 소포트바(3,3')에 반도체 칩이 부착되는 패들(10)이 연결된 반도체 패키지용 리드프레임에 있어서, 상기 패들(10)을 외측연부가 각각 서프트바(3,3')의 내측단부에 연결되고 내측연부가 서로 마주보도록 양측으로 분리 형성함과 아울러 분리된 패들(10)의 전체 면적을 반도체 칩의 면적보다 작게 형성하며 패들(10)의 상면에는 반도체 칩을 부착하기 위한 접착테이프(11)을 부착한 것을 특징으로 하는 반도체 패키지용 리드프레임.The support bar 3, 3 'is connected to the inner edge of the side rail 1, and the paddle 10 to which the semiconductor chip is attached to the sopot bar 3, 3' is connected to the lead frame for the semiconductor package. In this case, the paddle 10 is connected to the inner ends of the support bars 3 and 3 ', respectively, and is formed on both sides so that the inner edges face each other, and the entire area of the separated paddle 10 is semiconductor. Formed smaller than the area of the chip, the lead frame for a semiconductor package, characterized in that the adhesive tape (11) for attaching the semiconductor chip is attached to the upper surface of the paddle (10). 제2항에 있어서, 상기 접착테이프(11)은 에폭시 수지인 것을 특징으로 하는 반도체 패키지용 리드프레임.The lead frame for a semiconductor package according to claim 2, wherein the adhesive tape (11) is an epoxy resin. 제2항에 있어서, 상기 접착테이프(11)은 폴리이미드계 수지인 것을 특징으로 하는 반도체 패키지용 리드프레임.The lead frame for a semiconductor package according to claim 2, wherein the adhesive tape (11) is a polyimide resin.
KR2019910014658U 1991-09-09 1991-09-09 Semiconductor package lead frame KR950000101Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910014658U KR950000101Y1 (en) 1991-09-09 1991-09-09 Semiconductor package lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910014658U KR950000101Y1 (en) 1991-09-09 1991-09-09 Semiconductor package lead frame

Publications (2)

Publication Number Publication Date
KR930007528U KR930007528U (en) 1993-04-26
KR950000101Y1 true KR950000101Y1 (en) 1995-01-09

Family

ID=19319035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910014658U KR950000101Y1 (en) 1991-09-09 1991-09-09 Semiconductor package lead frame

Country Status (1)

Country Link
KR (1) KR950000101Y1 (en)

Also Published As

Publication number Publication date
KR930007528U (en) 1993-04-26

Similar Documents

Publication Publication Date Title
KR0152901B1 (en) Plastic package and method for manufacture thereof
US6229200B1 (en) Saw-singulated leadless plastic chip carrier
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
US6841414B1 (en) Saw and etch singulation method for a chip package
US6340837B1 (en) Semiconductor device and method of fabricating the same
JP3837215B2 (en) Individual semiconductor device and manufacturing method thereof
US6225703B1 (en) Semiconductor device
US6686652B1 (en) Locking lead tips and die attach pad for a leadless package apparatus and method
KR950000101Y1 (en) Semiconductor package lead frame
JP3226244B2 (en) Resin-sealed semiconductor device
KR940008329B1 (en) Semiconductor package using inter connect lead and manufacturing method thereof
KR100632256B1 (en) Lead-on Chip Lead Frame with Dummy Leads
KR100575859B1 (en) ball grid array package
KR200159861Y1 (en) Semiconductor package
KR0152902B1 (en) Structure of bottom lead package and method for manufacturing the same
KR100290783B1 (en) Semiconductor package
KR100239684B1 (en) Multi chip package fabrication method and structure thereof
KR0119764Y1 (en) Semiconductor package
JPS6151852A (en) Printed circuit board and manufacture thereof
KR20010004610A (en) transfer molded chip size package and method of fabricating the same
KR200224097Y1 (en) Molding die
KR200164522Y1 (en) Ic card package
KR100370480B1 (en) Lead frame for semiconductor package
KR950000457Y1 (en) Semiconductor package
KR940002443B1 (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20021223

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee