KR940006715B1 - 2단계 포토에칭을 이용한 후막에피층 식각방법 - Google Patents
2단계 포토에칭을 이용한 후막에피층 식각방법 Download PDFInfo
- Publication number
- KR940006715B1 KR940006715B1 KR1019910004113A KR910004113A KR940006715B1 KR 940006715 B1 KR940006715 B1 KR 940006715B1 KR 1019910004113 A KR1019910004113 A KR 1019910004113A KR 910004113 A KR910004113 A KR 910004113A KR 940006715 B1 KR940006715 B1 KR 940006715B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- thick film
- epitaxial layer
- pattern
- clad
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
Abstract
내용 없음.
Description
제1도는 일반적인 고휘도 발광 다이오드의 구조도.
제2도 (a) 내지 (d)는 종래의 발광 다이오드 제조공정.
제2도 (e) 및 (f) 스크라이빙 패턴 및 이의 단면도.
제2도 (g) 및 (h)는 에칭후 소자의 평면도 및 단면도.
제2도 (i)는 에칭후 개별 소자의 형태를 보인 도면.
제3도 (a) 내지 (e)는 본 발명에 따른 고휘도 발광 다이오드의 제조방식에 따른 제조공정을 단계적으로 도시한 도면.
제3도 (f)는 본 발명에 의해 제조된 개별소자의 형태를 보인 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : P-전극 2 : P-GaAs기판
3 : P-클래드 4 : P-액티브
5 : n-클래드 6 : n-전극
7 : 스크라이빙패턴 8 : n-전극패턴
11,13 : 감광막 12 : 후막에피층
본 발명은 고휘도 발광 다이오드의 제조공정에 관한 것으로, 특히 두꺼운 에피층을 화학에칭할 때에 께끗한 반도체면을 얻는데 적당하도록 한 2단계 포토에칭을 이용한 후막에피층 식각방법에 관한 것이다.
일반적으로 사용되고 있는 종래의 고휘도 발광 다이오드는 P형기판(또는 n형기판)위에 P-클래드(또는n-클래드), P-액티브(또는 n-액티브), n-클래드(또는 p-클래드)의 더블헤테로(DoubIe Hetero DH)구조로 되어 있으며 고휘도를 얻기 위해서는 각 클래드층이 20∼50μm의 두께를 가져야 한다.
한편, 제1도는 상기 고휘도 발광 다이오드이 구조도로서 이에 도시된 바와같이 P-GaAs기판 (2) 상에 P-클래드(Al0.65Ga0.35As) (3), P-액티브(Al0.35Ga0.65As) (4), n-클래드(Al0.65Ga0.35As)(5)을 차례로 성장하고, 상기 n-클래드 (5) 위에 n-형전극 (6) 을 형성하며, 상기 P-GaAs기판 (2) 하부에 P-형전극(1)을 형성하여 구성한다.
상기와 같이 구성되는 종래의 고회도 발광 다이오드에 대하여 그 동작 및 문제점을 설명하면 다음과 같다.
양 전극(1), (6)에 전류를 흘리면 P-액티브(4)층에서 발광성 쟤결합이 일어나며 상기 P-액티브 (4) 층의Al조성비가 0 35이므로 약 660nm의 파장을 갖는 적색빛이 발생되며 이때 n-클래드(5)의 에너지갭이 P-액티브(4)층의 에너지 갭보다 크므로 상기 P-액티브(4)층에서 발생한 빛은 상기 발광 다이오드의 단면뿐만 아니라 표면으로도 방출된다.
한편, 상기 고휘도 다이오드는 그 제조에 있어서 크게 5가지의 공정을 거치게 되는데 이는 1. 액상 에피택시(Liquid Phase Epitaxy : LPE)에의한 더블 헤테로(Double Hetero) 구조성장 2 스크라이빙(Scribing)패턴형성 3. n-메탈의 광작업 4. n-형전극의 형성. 5. P-형전극의 형성으로 진행되어진다.
즉, 제2도의 (a)에 도시된 바와같이 p-GaAs기판 (2) 상에 액상 에피택시(LPE)방법으로 P-형 클래드(Al0.65Ga0.35As) (3), P=액티브(Al0.35Ga0.65As) (4), n-클래드(Al0.65Ga0.35As) (5) 을 차례로 성장시킨 다음 제2도의 (b)와 같이 상기 n-클래드(Al0.65Ga0.35As) (5)위에 감광막(11)을 도포한후 스크라이빙패턴(7)을 형성한다.
이때, 상기 스크라이빙패턴은 제2도의 (e)와 같이 도시되고, 이의 단면도는 제2도의 (f)와같이 도시된다.
이후, 제2도의 (c)에 도시된 바와같이 스크라이빙(scribing)을 실시하여 개별소자로 만든 다음 상기n-클레드(Al0.65Ga0.35As) (5)위에 n-전극패턴 (8) 을 형성하고, 제2도의 (d)와 같이 그 n-전극패턴 (8) 에의해 n-전극(6)을 형성한 다음 상기 p-GaAs기판 (2) 하부에 p-전극(1)을 형성하여 종래 고휘도 발광 다이오드를 제조하였다.
그러나 상기와 같은 방식의 제조공정은 기판위에 더블 헤테로(Double Hetero DH)구조를 성장시킨 후 개별소자로 만들기 위해 스크라이빙과정을 거치게 되는데 상기 DH구조가 50μm이상의 후막이기 때문에 화학에칭을 장시간 동안 수행해야 하며, 따라서 에칭전의 제2도의 (e)와 같은 감광막(11)이 에칭을 하고난 후에는 제2도의 (g)와같이 표면이 전상태의 패턴을 그대로 유지하지 못하고 거칠게 되어 표면의 경계면이 나빠질 뿐만 아니라(제2도의 (h) 및 제2도의 (i)) 언더 컷(Under Cut) 즉, 감광막(11) 밑으로의 에칭이 발생하 n-메탈의 리포토-오프(lift off)과정에서 상기 n-메탈의 패턴크기가 발광다이오드의 표면보다 크게되어 n-메탈을 위한 광작업이 어렵게 된다.
일예로서 1H2SO4, 2H2O2, 7H2O의 에칭시간은 10분이상 소요된다.
따라서 본 발명은 상기와 같은 종래의 발광 다이오드에 따른 제조공정상의 결함을 감안하여 2단계의 광작업을 통해 소자의 표면이 에칭후에도 깨끗한 상태로 유지되도록 하는 2단계 포토에칭을 이용한 후막에피층식각방법을 제공하는 것이다.
본 발명은 후막에핑층위에 감광막을 도포한후 스크라이빙패턴을 형성하는 공정과, 상기의 감광막패턴을 이용하여 상기 후막에피층을 일부만 식각하는 공정과, 상기의 감광막을 제거하는 공정과, 일부가 식각된 상기 후막에피층위에 2차 감광막을 1차와 동일한 위치에 패턴형성하는 공정과, 상기의 2차 감광막패턴을 이용하여 상기 후막에피층의 나머지를 원하는 두께로 식각하는 공정을 포함하여 이루어지도록 구성한 것으로,이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도는 본 발명에 따른 제조공정을 단계별로 도시한 것으로서, 제3도의 (a)와 같이 하부에 p-전극이 형성된 기판상에 P-클래드(Al0.65Ga0.35), P-액티보(Al0.35Ga0.35As), n-클래드(Al0.65Ga0.35As)가 증착되어 구성되는 후막에피층(12)위에 감광막(11)으로 스크라이빙 패턴(7)을 만든 후에 제3도의 (b)에 도시한 바와같이 한번에 상기 후막에피층(12)을 모두 에칭해내지 않고 1H2SO4, 2H2O2, 7H2O의 에칭용액을 사용하여 약 5μm정도만 에칭한 다음 상기 감광막(11)을 아세톤으로 제거한다.
이 과정에서 소요되는 시간은 l분 미만이므로 언더 겉(Under Cut)현상에 의하여 표면의 경계면이 나빠지는 것을 방지하게 된다.
그후, 제3도의 (c)와 같이 상기 일정깊이가 식각된 상기 후막에피층(12)위에 감광막(13)을 새로 입힌다음 제3도의 (d)와 같이 처음 광(Photo)에 노출시켰던 그 위치를 스크라이빙패턴으로 다시 노출시킨다.
이때에는 제3도의 (d)에서 보는 바와같이 상기 강광막(13)이 처음의 감광막(1l)을 5μm정도 에칭시킬때 에칭된 표면보다 약간 넓게 남게되므로 다음의 에칭시에 스크라이빙 패턴(7) 단면의 경계면이 언더 컬(Under Cut)현상으로 에칭되는 것을 방지하게 된다.
한편, 상기와 같은 과정에 의하여 1단계 에칭후 형성된 스크라이빙 패턴을 에칭용액 즉, 2H2SO4, 3H2O2, 5H2O등으로 처음의 에칭시와 정확히 일치하는 패턴으로 에칭하면, 제3도의 (마)와 같이 70μm이상 에칭되며 이후 상기 감광막(13)을 제거하면 된다.
이때에는 패턴의 경계면에 감광막(13)이 입혀져 있으므로 언더컬 현상이 발생하지 않아 제3도의 (f)와같이 n-메탈을 형성하기 위한 표면의 가장자리가 깨끗하게 유지된다.
이상에서와 같이 본 발명은 반도체의 에피층을 후막 에칭할때에 스크라이빙 패턴에 대하여 에피층을 한번에 에칭하지 않고 2단계의 에칭과정을 거침으로써 장시간의 화학에칭시 발생할 수 있는 언더 컬 현상을 방지하여 양질의 반도체면을 얻을 수 있는 효과가 있다.
Claims (2)
- 후막에피층위에 감광막을 도포한후 스크라이빙패턴을 형성하는 공정과, 상기의 감광막패턴을 이용하여 상기 후막에피층을 일부만 식각하는 공정과, 상기의 감광막을 제거하는 공정과, 일부가 식각된 상기 후막에피층위에 2차 감광막을 1차와 동일한 위치에 패턴형성하는 공정과, 상기의 2차 감광막패턴을 이용하여 상기후막에피층의 나머지를 원하는 두께로 식각하는 공정을 포함하여 이루어지는 것을 특징으로 하는 2단계 포토에칭을 이용한 후막에피층 식각방법.
- 제1항에 있어서, 1차에칭의 두께는 5μm내외로 하는 것을 특징으로 하는 2단계 포토에칭을 이용한 후막에피층 식각방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910004113A KR940006715B1 (ko) | 1991-03-15 | 1991-03-15 | 2단계 포토에칭을 이용한 후막에피층 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910004113A KR940006715B1 (ko) | 1991-03-15 | 1991-03-15 | 2단계 포토에칭을 이용한 후막에피층 식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920018992A KR920018992A (ko) | 1992-10-22 |
| KR940006715B1 true KR940006715B1 (ko) | 1994-07-25 |
Family
ID=19312120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910004113A KR940006715B1 (ko) | 1991-03-15 | 1991-03-15 | 2단계 포토에칭을 이용한 후막에피층 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940006715B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10490537B2 (en) | 2017-12-06 | 2019-11-26 | Samsung Display Co., Ltd. | Light emitting diode device and method of manufacturing the same |
-
1991
- 1991-03-15 KR KR1019910004113A patent/KR940006715B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10490537B2 (en) | 2017-12-06 | 2019-11-26 | Samsung Display Co., Ltd. | Light emitting diode device and method of manufacturing the same |
| US11127724B2 (en) | 2017-12-06 | 2021-09-21 | Samsung Display Co., Ltd. | Light emitting diode device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920018992A (ko) | 1992-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739552A (en) | Semiconductor light emitting diode producing visible light | |
| DE19945672A1 (de) | Verfahren zum Herstellen einer Licht emittierenden Diode | |
| DE10162421A1 (de) | Lichtemittierendes Bauteil sowie zugehöriges Herstellungsverfahren | |
| DE4210854A1 (de) | Verfahren zum herstellen einer laserdiode fuer sichtbares licht | |
| DE102009020819A1 (de) | Verfahren zum Ausbilden eines Musters auf einem Gruppe-III-Nitridhalbleitersubstrat und Verfahren zum Herstellen einer Gruppe-III-Nitridhalbleiter-Lichtemissionseinrichtung | |
| US4249967A (en) | Method of manufacturing a light-emitting diode by liquid phase epitaxy | |
| DE69934075T2 (de) | Halbleiterlaservorrichtung und Herstellungsverfahren | |
| DE69829552T2 (de) | Oberflächenemittierender laser und dessen herstellungsverfahren | |
| KR940006715B1 (ko) | 2단계 포토에칭을 이용한 후막에피층 식각방법 | |
| GB2033155A (en) | Light emissive diode structure | |
| JPH0136715B2 (ko) | ||
| JPH0716081B2 (ja) | 半導体発光装置 | |
| EP0917741A2 (de) | Verfahren zur herstellung einer infrarotemittierenden lumineszenzdiode | |
| DE4240539C2 (de) | Verfahren zur Herstellung eines Halbleiterlasers | |
| JPH05110135A (ja) | 多層エピタキシヤル結晶構造 | |
| JPH06196752A (ja) | 半導体発光装置 | |
| JPS62130572A (ja) | 半導体発光装置 | |
| JPH06169104A (ja) | 半導体発光装置及びその製造方法 | |
| KR100279588B1 (ko) | 고출력 레이저 다이오드 제조방법 | |
| KR940011105B1 (ko) | 레이저 다이오드 및 그 제조방법 | |
| KR100372768B1 (ko) | 레이저 다이오드 제조방법 | |
| JPS61281561A (ja) | 半導体面発光素子の製造方法 | |
| JPH0213944B2 (ko) | ||
| KR960027098A (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| KR970018882A (ko) | 반도체 레이저 다이오드 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19980630 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |