KR940005881Y1 - 씨모스 논리회로 - Google Patents

씨모스 논리회로 Download PDF

Info

Publication number
KR940005881Y1
KR940005881Y1 KR2019910018520U KR910018520U KR940005881Y1 KR 940005881 Y1 KR940005881 Y1 KR 940005881Y1 KR 2019910018520 U KR2019910018520 U KR 2019910018520U KR 910018520 U KR910018520 U KR 910018520U KR 940005881 Y1 KR940005881 Y1 KR 940005881Y1
Authority
KR
South Korea
Prior art keywords
transistor
potential signal
output
transistors
pmos
Prior art date
Application number
KR2019910018520U
Other languages
English (en)
Other versions
KR930012326U (ko
Inventor
김호현
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910018520U priority Critical patent/KR940005881Y1/ko
Publication of KR930012326U publication Critical patent/KR930012326U/ko
Application granted granted Critical
Publication of KR940005881Y1 publication Critical patent/KR940005881Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

씨모스 논리회로
제1도는 일반적인 논리회로도.
제2도는 제1도를 구현한 종래의 씨모스 논리회로도.
제3도는 본 고안의 씨모스 논리회로도.
* 도면의 주요부분에 대한 부호의 설명
MN11∼MN13 : 엔모스트랜지스터 MP11∼MP13 : 피모스트랜지스터
본 고안은 두개의 입력단을 가진 낸드게이트(NAND)와 노아게이트(NOR)의 기능을 동시에 수행하는 복합회로에 관한 것으로, 특히 모스트랜지스터의 수를 줄일 수 있도록 한 씨모스 논리회로에 관한 것이다.
제1도는 낸드게이트(NAND)와 노아게이트(NOR)기능을 동시에 수행하는 일반적인 논리회로도로서 이에 도시된 바와 같이, 두 입력단자(A),(B)의 신호를 낸드곱하는 낸드게이트(NAND)와, 상기 두 입력단자(A),(B)의 신호를 노아링하는 노아게이트(NOR)로 구성하였다.
상기와 같은 논리회로를 구현하기 위한 종래의 씨모스 논리회로는 제2도에 도시된 바와 같이, 소스에 전원전압(VDD)이 인가되는 피모스트랜지스터(MP1)(MP2)의 게이트에 입력단자(A)(B)가 접속됨과 아울러 상기 입력 단자(A)(B)가 엔모스트랜지스터(MN2)(MN1)의 게이트에 각기 접속되고, 상기 피모스트랜지스터(MP1)(MP2)의 드레인은 상기 엔모스트랜지스터(MN1)의 드레인과 공통접속되고, 그 접속점에 출력단자가 접속되고, 상기 엔모스트랜지스터(MN1)의 소스는 상기 엔모스트랜지스터(MN2)의 드레인과 접속되어 낸드회로부(10)가 구성되고, 소스가 전원전압 (VDD)과 접지에 각기 접속된 피모스트랜지스터(MP3) 및 엔모스트랜지스터(MN4)의 게이트에 입력단자(A)가 접속되고, 상기 피모스트랜지스터(MP3)의 드레인에 소스가 접속된 피모스트랜지스터(MP4)의 게이트 및 소스가 접지된 엔모스트랜지스터(MN3)의 게이트에 입력단자(B)가 접속되며, 상기 엔모스트랜지스터(MN3)(MN4) 및 피모스트랜지스터(MP4)의 드레인은 서로 접속되고, 그 접속점에 출력단자가 접속되어 노아회로부(20)가 구성된 것으로, 이 종래회로의 동작과정을 설명하면 다음과 같다.
전원전압(VDD)이 인가되고, 입력단자(A),(B) 모두에 고전위신호가 입력되면 낸드회로부(10)와 노아회로부(20)의 엔모스트랜지스터(MN1∼MN4)는 도통되고, 피모스트랜지스터(MP1∼MP4)는 오프되어 출력단자,에 모두 저전위신호가 출력되고, 입력단자(A)(B)에 모두 저전위신호가 인가되면 낸드회로부(10)와 노아회로부(20)의 엔모스트랜지스터(MN1∼MN4)는 오프되고, 피모스트랜지스터(MP1∼MP4)는 도통되어 출력단자,에 모두 고전위 신호가 출력된다.
한편 입력단자(A),(B)모두에 같이 고전위신호가 인가되지 않을 때 즉, 입력단자(A),(B)에 어느 한곳이라도 저전위신호가 입력되면 낸드회로부(10)의 피모스트랜지스터(MP1),(MP)중 어느 하나는 도통되고 엔모스트랜지스터(MN1),(MN2)중 어느 하나는 오프되므로 출력단자에는 고전위신호가 출력되고, 두 입력단자(A),(B)중 어느 한 곳이라도 고전위신호가 인가되면 노아회로부(20)의 피모스트랜지스터 (MP3)(MP4)중 어느 하나는 오프되고 엔모스트랜지스터(MN3),(MN4)중 어느 하나는 도통되어 출력단자에는 저전위신호가 출력된다.
상기와 같은 종래의 회로에 있어서는 낸드회로부(10) 및 노아회로부(20)가 별개의 모스트랜지스터로 구성되어, 그만큼 모스트랜지스터가 많이 필요하게 되므로 칩의 레이아웃 면적이 증대되어 집적도를 저하시키고, 제작시 비용을 상승시키는 결점이 있었다.
본 고안은 상기와 같은 종래의 결점을 개선하기 위하여, 낸드회로부의 모스트랜지스터를 노아회로부용으로 겸용 사용하게 함으로써 칩의 레이아웃면적을 줄여 칩의 집적도를 향상시킬 수 있을 뿐만 아니라 제작시 원가를 절감시킬수 있게 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도는 본 고안의 씨모스 논리회로도로서, 이에 도시한 바와 같이 입력단자(A),(B)를 소스에 전원전압(VDD)이 인가되는 피모스트랜지스터(MP11) (MP12)의 게이트에 각기 접속함과 아울러 그 입력단자(A)를 엔모스트랜지스터 (MN11)(MN13) 및 피모스트랜지스터(MP13)의 게이트에 접속하며 상기 피모스트랜지스터(MP11)의 드레인은 상기 엔모스트랜지스터(MN11)를 통해 상기 피모스트랜지스터(MP12)의 드레인과 함께 상기 엔모스트랜지스터(MN12)의 드레인에 공통 접속함과 아울러 그 접속점은 상기 피모스트랜지스터(MP13)를 통해 상기 엔모스트랜지스터 (MN13)의 드레인에 접속하며, 상기 피모스트랜지스터(MP11) 및 엔모스트랜지스터 (MN11)의 접속점과 피모스트랜지스터(MP13) 및 엔모스트랜지스터(MN13)의 접속점에 출력단자,를 각기 접속하여 구성한 것으로, 이와 같이 구성된 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.
전원전압(VDD)이 인가되고, 입력단자(A),(B)모두에 고전위신호가 입력되면, 피모스트랜지스터(MP11),(MP12),(MP13)는 오프되고, 엔모스트랜지스터(MN11),(MN12 ),(MN13)는 도통되므로 낸드출력단자와 노아출력단자에 모두 저전위신호가 출력되고, 입력단자(A),(B) 모두에 저전위신호가 입력되면 피모스트랜지스터(MP11)(MP12)(MP13)은 온되고, 엔모스트랜지스터(MN11),(MN12), (MN13)는 오프되어 출력단자,모두에 고전위신호가 출력된다.
한편, 입력단자(A),(B)중 어느 하나에 저전위신호가 인가되면, 일예로 입력단자(A)에 저전위신호가 인가되고 입력단자(B)에 고전위신호가 인가되면, 피모스트랜지스터(MP11)(MP13) 및 엔모스트랜지스터(MN12)가 도통되고, 피모스트랜지스터 (MP12) 및 엔모스트랜지스터(MN11)(MN13)는 오프되므로 낸드출력단자에는 고전위신호가 출력되고, 노아출력단자에는 저전위신호가 출력된다.
또한, 입력단자(A)에 고전위신호가 인가되고 입력단자(B)에 저전위신호가 인가되면, 엔모스트랜지스터(MN11)(MN13) 및 피모스트랜지스터(MP12)는 도통되고 엔모스트랜지스터(MN12) 및 피모스트랜지스터(MP11)(MP13)가 오프 되어, 낸드출력단자에는 고전위신호가 출력되고, 노아출력단자에는 저전위신호가 출력된다.
결국, 낸드출력단자에는 입력단자(A),(B)에 모두 고전위신호가 입력될 때만 저전위신호가 출력되고, 그 이외에는 고전위신호가 출력되며, 노아출력 단자에는 입력단자(A),(B)에 모두 저전위가 입력될 때만 고전위신호가 출력되고, 그 이외의 입력신호에서는 모두 저전위신호가 출력된다.
이상에서 상세히 설명한 바와 같이 본 고안은 낸드회로의 모스트랜지스터를 노아회로에서 겸용으로 사용하여 그만큼 모스트랜지스터의 수를 줄일 수 있으므로 칩의 레이아웃의 면적을 축소시켜 칩의 집적도를 향상시킬 수 있으며, 제작시 원가를 절감할 수 있는 효과가 있게 된다.

Claims (1)

  1. 입력단자(A),(B)를 소스에 전원(VDD)이 인가되는 피모스트랜지스터 (MP11)(MP13) 및 소스가 접지된 엔모스트랜지스터(MN13)(MN12)의 게이트에 각기 접속함과 아울러 그 입력단자(A)를 에모스트랜지스터(MN11) 및 피모스트랜지스터 (MP13)의 게이트에 접속하고, 상기 피모스트랜지스터(MP11)의 드레인을 상기 엔모스트랜지스터(MN11)를 통한 후 상기 피모스트랜지스터(MP12)의 드레인과 함께 상기 엔모스트랜지스터 (MN12)의 드레인에 접속함과 아울러 그 접속점을 상기 피모스트랜지스터(MP13)를 통해 상기 엔모스트랜지스터(MN13)의 드레인에 접속하여, 상기 피모스트랜지스터(MP11),(MP13) 및 엔모스트랜지스터(MN11),(MN13)의 접속점에서 출력신호,가 각기 출력되게 구성된 것을 특징으로 하는 씨모스 논리회로.
KR2019910018520U 1991-11-04 1991-11-04 씨모스 논리회로 KR940005881Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910018520U KR940005881Y1 (ko) 1991-11-04 1991-11-04 씨모스 논리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910018520U KR940005881Y1 (ko) 1991-11-04 1991-11-04 씨모스 논리회로

Publications (2)

Publication Number Publication Date
KR930012326U KR930012326U (ko) 1993-06-25
KR940005881Y1 true KR940005881Y1 (ko) 1994-08-26

Family

ID=19321571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910018520U KR940005881Y1 (ko) 1991-11-04 1991-11-04 씨모스 논리회로

Country Status (1)

Country Link
KR (1) KR940005881Y1 (ko)

Also Published As

Publication number Publication date
KR930012326U (ko) 1993-06-25

Similar Documents

Publication Publication Date Title
US5736869A (en) Output driver with level shifting and voltage protection
KR950022130A (ko) 다중 전압시스템용 출력 버퍼회로, 입력 버퍼회로 및 양방향 버퍼회로
US5534800A (en) Sense amplifier, SRAM, and microprocessor
US5013937A (en) Complementary output circuit for logic circuit
US5095230A (en) Data output circuit of semiconductor device
KR950035088A (ko) 시모스 회로용 입력 버퍼
KR970031348A (ko) 배타적 오아/노아게이트 회로
KR940005881Y1 (ko) 씨모스 논리회로
KR960702698A (ko) 전자 회로(CMOS input with Vcc compensated dynamic threshold)
KR200209387Y1 (ko) 반도체 메모리 소자의 데이타 센싱 증폭기 회로
KR940005872Y1 (ko) 출력버퍼
KR0117120Y1 (ko) 와이어드 낸드 로직 게이트 회로
KR890004465B1 (en) Delay circuit for gate array
KR930003903Y1 (ko) 트라이 스테이트 입출력 회로
JPS6075126A (ja) 多入力論理回路
GB2245098A (en) Logic circuits
US5774009A (en) RTC oscillator amplifier circuit with improved noise immunity
KR200222717Y1 (ko) 전원 신호 공급회로
JPH09116422A (ja) 半導体論理回路
KR0117119Y1 (ko) 와이어드 노아 로직 게이트 회로
KR940000267B1 (ko) 직렬 비교기 집적회로
KR920001902Y1 (ko) 트라이 스태이트 출력 버퍼회로
JPS62222713A (ja) 遅延用ｃｍｏｓインバ−タ回路
KR0161465B1 (ko) 아날로그 및 디지털 신호 겸용 출력회로
KR930005445Y1 (ko) 디코더 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040719

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee