KR940005376B1

KR940005376B1 - 이득가변증폭기

Info

Publication number: KR940005376B1
Application number: KR1019900020276A
Authority: KR
Inventors: 슌이찌 햐꾸다겐
Original assignee: 미쓰비시뎅끼 가부시끼가이샤; 시기 모리야
Priority date: 1990-03-13
Filing date: 1990-12-11
Publication date: 1994-06-17
Also published as: JP2986832B2; JPH03263906A; KR910017736A; US5146180A

Abstract

내용 없음.

Description

이득가변증폭기

제1도는 이 발명에 의한 이득가변증폭기의 한 실시예를 표시하는 블록도.

제2도는 그 이득가변특성을 표시하는 그래프.

제3도는 전류분배형의 증폭기를 사용하여 제1도의 이득가변증폭기를 구성한 경우의 실시예를 표시하는 블록도.

제4도 내지 제9도는 제3도의 이득가변증폭기의 구체적인 회로예를 표시하는 회로도.

제10도는 이 발명에 의한 이득가변증폭기의 다른 실시예를 표시하는 블록도.

제11도는 종래의 이득가변증폭기를 표시하는 회로도.

제12도는 그 이득가변특성을 표시하는 그래프.

* 도면의 주요부분에 대한 부호의 설명

1 : 제1의 증폭기 2 : 제2의 증폭기

3 : 전압비교기 4 : 기준직류전압원

6 : 입력단자 7 : 출력단자

V_c(out): 외부제어전압 V_c(in): 내부제어전압

(각 도면중 동일 부호는 동일 또는 상당부분을 표시한다)

이 발명은 이득이 제어전압에 의하여 조절할 수 있는 이득가변증폭기에 관한 것이며, 특히 이득이 제어전압에 완전 비례하는 이득가변증폭기에 관한 것이다.

예를 들면, 아나로그신호를 가변의 소망의 이득으로 증폭하는 회로에 있어서, 그 이득설정을 컴퓨터등으로부터의 지령에 의하여 디지털적으로 간단히 행할려고하는 경우, 이득이 제어전압에 완전비례하는 이득가변증폭기를 사용하는 것이 편리하다.

제11도는, 문헌「Paul R, Gray 및 Robert G, Meyer저 "Analysis and Design of Analog Integrated Circuit" 1977년 John Wiley & Sons, Inc. 출판」에 공개된, 이 종류의 종래의 이득가변증폭기를 표시하는 회로도이다. 이 이득가변증폭기는 주지의 2중평형변조기를 사용한 것으로서, 트랜지스터(Q₅, Q₆)의 차동쌍(差動對)에 의하여 입력전압(V_in)에 응하여 정전류(I_EE)를 전류(I₅와 I₆)로 나누어있다. 전류(I₅)는 트랜지스터(Q₁,Q₂)의 차동쌍에 의하여 제어전압(V_AGC)에 응하여 전류(i₁)와 (i₂)로 나누어져, 전류 I₆은 트랜지스터(Q₃, Q₄)의 차동쌍에 의하여 제어전압(V_AGC)에 응하여 전류(i₃와 I₄)로 나누어진다. 저항(R_L)에 생기는 전압강하에 의하여 출력전압(V_out)이 주어진다.

이 이득가변증폭기의 이득(A_v)은 다음식으로 표시된다.

A_v= V_out/V_in

=(R_L/R_E)·tanh(V_AGC/V_T) …………………………………(1)

V_T= kT/q …………………………………………………………(2)

k : 볼츠만(Boltzmann)정수, T : 절대온도, q : 전자전하.

제어전압(V_AGC)에 대한 이득(A_v)의 변화를 그래프 표시한 것이 제12도이다.

그래프의 제1상한(象限)은 정전(正轉)증폭기로서의 영역, 제3상한은 반전증폭기로서의 영역이다. 종래의 이득가변증폭기는 이상과 같이 구성되어 있고, 제12도의 그래프로부터 명백한 것과 같이, 이득(A_v)은 -100%부터 +100%의 태반의 영역에서, 제어전압(V_AGC)에 비례하여 이득(A_v)을 변화시킬 수가 있다.

그렇지만, 이득(A_v)이 +100% 혹은 -100% 부근의 영역에서는, 이득(A_v)은 제어전압(V_AGC)에 비례하여 변화하지 않는다. 그러므로, 제11도의 이득가변증폭기를 제어전압-이득·완전비례의 증폭기로서 사용할 경우, 이득(A_v)이 +100% 혹은 -100% 부근의 영역을 사용할 수가 없는 문제점이 있었다. 이 발명은 상기와 같은 문제점을 해소하기 위해 이루어진 것으로서, 모든 이득가변범위에 있어서, 이득이 제어전압에 완전히 비례하는 이득가변증폭기를 얻는 것을 목적으로 한다.

이 발명에 관계되는 이득가변증폭기는, 증폭되어야할 입력신호를 받는 제1의 입력수단과, 외부제어전압을 받는 제2의 입력수단과, 기준신호를 부여하는 신호부여수단과, 내부제어전압에 응한 이득을 부여하는 제1의 이득가변부를 포함하고 제1의 입력수단으로부터의 입력신호를 제1의 이득가변부의 이득에 응하여 증폭하며 출력하는 제1의 증폭기와, 제1의 이득가변부와 똑같은 이득가변특성으로 내부제어전압에 응한 이득을 부여하는 제2의 이득가변부를 포함하고. 신호부여수단으로 부터의 기준신호를 제2의 이득가변부의 이득에 응하여 증폭하여 출력하는 제2의 증폭기와, 한쪽입력에 제2의 입력수단으로 부터의 외부제어전압 ; 다른쪽 입력에 제2의 증폭기의 출력을 받고, 그 출력전압을 내부전압으로하는 제1 및 제2의 증폭기의 제1 및 제2의 이득가변부에 부여되는 것에 의하여 제2의 증폭기와 아울러 음귀환루프(feedback loop)를 형성하는 전압기교기와를 구비하여 구성되어 있다.

이 발명에 있어서는, 전압비교기로부터 출력되는 내부제어전압에 의하여 제2의 증폭기의 이득이 제어되고, 제2의 증폭기의 출력이 전압비교기의 다른쪽 입력에 주어져서 한쪽 입력의 외부제어전압과 비교된다. 이 음귀환루프에 의하여, 제2의 증폭기의 이득은 모든 이득가변범위에 있어서 외부제어전압에 완전히 비례한다.

전압비교기로부터 출력되는 내부제어전압은 제1의 증폭기에도 부여되어 있고, 해당 제1의 증폭기는 제2의 증폭기의 제2의 이득가변부와 똑같은 이득가변특성의 제1의 이득가변부를 포함하고 있으므로, 제1의 증폭기의 이득도 제2의 증폭기와 마찬가지로, 모든 이득가변범위에 있어서 외부제어전압에 완전하게 비례한다.

[실시예]

제1도는, 이 발명에 의한 이득가변증폭기의 한 실시예를 표시하는 블록도이다. 이 이득가변증폭기는, 제1, 제2의 증폭기(1), (2), 전압비교기(3) 및 기준직류전압원(4)에 의하여 이루어진다. 기준직류전압원($)의 정전압은 제2의 증폭기(2)에 입력되고, 내부제어전압(V_C(IN))에 응한 이득으로 증폭된다. 제2의 증폭기(2)의 출력전압(V_R)은 비교기(3)의 제1입력에 부여된다.

비교기(3)의 제2입력에는 입력단자(5)를 사이에 두고 외부제어전압 (V_C(OUT))이 인가되어 있고, 비교기(3)는 제1, 제2입력의 전압(V_C(IN), V_R)을 비교하여. 그 비교결과를 내부제어전압(V_C(IN))으로하여 출력한다.

이 내부제어전압(V_C(IN))은, 제1, 제2의 증폭기(1),(2)에 부여된다.

제1의 증폭기(1)는, 입력단자(6)에 부여되는 소망의 입력신호를 내부제어전압(V_C(IN))에 응한 이득으로 증폭하고, 출력단자(7)에 출력한다. 이 실시예에 있어서, 제1, 제2의 증폭기의 내부제어전압(V_C(IN))에 대하는 이득가변특성은 동등하게 설정된다.

이와 같은 설정은, 제1, 제2의 증폭기를 똑같은 회로구성으로 하여, 또한 그의 회로의 소자로하여 전기적 특성이 동일한 소자를 사용하는 것에 의하여 용이하게 실현할 수 있다.

특히, 집적회로화환 경우에는 그의 실현은 용이하다. 제1의 증폭기(1)는 입력단자(6)에 부여되는 소망의 입력신호를 외부로부터 입력되는 외부제어전압(V_C(OUT))에 완전 비례한 이득으로 증폭하기 위하여 사용되고, 제2의 증폭기는 제1의 증폭기(1)의 시시각각의 이득을 검출 혹은 모니터하기 위하여 사용된다.

즉, 제2의 증폭기(2)에는 기준직류전압원(4)에서 정전압이 입력되어 있으므로, 제2의 증폭기(2)의 출력 전압(V_R)의 값은 제2의 증폭기(2)의 시시각각의 이득(제1의 증폭기(1)의 이득과 같다)을 표시하는 정보로서의 의미를 갖는다. 이와 같은 의미를 가지는 제2의 증폭기(2)의 출력전압(V_R)은 비교기(3)의 제1입력에 입력되고, 거기서, 비교기(3)의 제2입력에 부여되어있는 외부제어전압(V_C(OUT))과 비교된다. 이 비교결과는 내부제어전압(V_C(IN))으로 하여 제2의 증폭기에 귀환되고, 제2의 증폭기(2)의 이득이 변화된다. 이와 같은 음귀환루프에 의하여, 제2의 증폭기(2)의 출력전압(V_R)은 외부제어전압(V_C(OUT))과 항상 똑같이 되도록 동작한다. 즉,

V_R= V_C(OUT)…………………………………………………(3)

이 성립한다.

또, 제2의 증폭기(2)의 이득을 A₂로 하고, 기준직류전압원(4)의 전압치를 V_ref라 하면,

V_R= A₂· V_ref………………………………………………(4)

로 된다.

(3),(4)식에서,

A₂= V_C(OUT)/V_ref……………………………………………(5)

로 되며, 여기서 V_ref는 정수이므로, 제2의 증폭기(2)의 이득(A₂)은 외부제어전압(V_C(OUT))에 완전히 비례하게 된다. 한편, 상술한 바와 같이, 내부제어전압(V_C(IN))에 대한 제1, 제2의 증폭기의 이득가변특성은 똑같게 되도록 설정되어 있다.

따라서, 제1의 증폭기의 이득을 (A₁)라 하면, 항상

A₁= A₂………………………………………………………(6)

가 성립된다.

(5), (6)식에 의하여

A₁= V_C(OUT)/V_ref……………………………………………(7)

로 되며, 제1의 증폭기(1)의 이득(A₁)도 외부제어전압(V_C(OUT))에 완전히 비례하여 변화한다.

즉, 비교기(3)를 포함하는 음귀환루프에 의하여 제2의 증폭기(2)의 이득(A₂)이 외부제어전압(V_C(OUT))에 완전히 비례하여 변화하고, 이것에 추종하여, 제1의 증폭기(1)의 이득(A₁)도 외부제어전압(V_C(OUT))에 완전히 비례하여 변화하는 것이다.

이와 같이 하여, 입력단자(6)에 부여되는 소망의 입력신호를 증폭하기 위한 제1의 증폭기(1)의 이득(A₁)을 모든 이득가변 범위에서 외부제어전압(V_C(OUT))에 완전히 비례하여 변화시킬수가 있다.

제2도는, 외부제어전압(V_C(OUT))의 변화에 대하는 제1의 증폭기(1)의 이득(A₁)의 변화의 모양을 표시하는 그래프이다.

제2도에 표시하는 것과 같이 외부제어전압(V_C(OUT))의 증가에 따라서, 제1의 증폭기(1)의 이득(A₁)은 0%에서 100%까지로 완전히 직선적으로 변화한다.

또한, 제1, 제2의 증폭기(1),(2)는 내부제어전압(V_C(IN))에 대하여 직선적인 이득가변특성을 갖을 필요는 없다.

필요한 것은, 제1, 제2의 증폭기(1,2)의 이득(A₁,A₂)이 내부제어전압(V_C(IN))의 증가에 응하여 단조롭게 증가 혹은 단조롭게 감소하는 것 뿐이다.

실제에는, 입력단자(6)에 부여되는 증폭되어야 할 신호의 종류에 응하여, 제1, 제2의 증폭기(1,2)의 이득가변특성은 가장 적당하게 설계된다.

또한, 제2의 증폭기의 이득가변특성이 단조롭게 증가하는 경우에는, 음귀환으로 되기 때문에, 제2의 증폭기(2)에 접속된 비교기(3)의 제1입력이 음입력, 입력단자(5)에 접속된 제2입력이 양입력으로되며, 단조롭게 감소하는 경우에는 이것의 반대, 즉 제1입력이 양입력, 제2입력이 음입력으로 된다.

제3도는 제1, 제2의 증폭기(1,2)로 하여 전류분배형의 이득가변부를 가지는 증폭기를 사용하여 제1도의 이득가변증폭기를 형성한 경우의 구성을 표시하는 블록도이다.

제1의 증폭기(1)는, 입력단자(6)에 부여된 입력신호를 전압-전류(V-I)변환하는 전압-전류변환부(8)와, 전압-전류변환부(8)의 출력전류를 내부제어전압(V_C(IN))에 응하여 분배하는 전류분배부(이득가변부)(9)와, 전류분배부(9)의 출력전류를 전류-전압(I-V) 변환하여 출력단자(7)에 출력하는 전류-전압변환부(10)로부터 이루어진다,

마찬가지로, 제2의 증폭기(2)는 기준직류전압원(4)의 출력 정전압을 전압-전류변환하는 전압-전류변환부(11)와, 전압-전류변환부(11)의 출력전류를 내부제어전압(V_C(IN))에 응하여 분배하는 전류분배부(이득가변부)(12)와, 전류분배부(12)의 출력전류를 전류-전압변환하여 비교기(3)의 제1입력에 부여하는 전류-전압변환부(13)로 이루어진다.

비교기(3)의 제2입력에서는 입력단자(5)를 사이에 두고 외부제어전압(V_C(OUT))이 주어지고, 비교기(3)의 출력전압은 내부제어전압(V_C(IN))으로 하여 제1, 제2의 증폭기(1,2)의 전류분배부(9), (12)에 부여된다.

내부제어전압(V_C(IN))에 응하여 전류분배부(9),(12)에서의 전류분배율이 변화하므로서, 증폭기(1,2)의 이득이 변화한다. 이 실시예에 있어서는, 이득가변부로서의 전류분배부(9,12)에서의 전류분배특성(즉 이득가변특성)이 똑같으면 만족하고, 전압-전류변환부(8,11)나 전류-전압변환부(10,13)의 변환특성은 반드시 똑같을 필요는 없다.

제4도는, 제3도의 실시예에 따른 교류증폭기의 구체적 회로를 표시하는 회로도이다.

제1의 증폭기(1)에 있어서, 전압-전류변환부(8)는 트랜지스터(Q₁₁) 및 저항(R₃)으로부터 이루어진다. 트랜지스터(Q₁₁)의 에미터는 저항 (R₃)의 사이에 두고 접지되고, 베이스는 결합용량(15)을 사이에 두고 입력단자(6)에 접속되는 것과 아울러, 바이어스 전압원(14)에도 접속되어 있다. 전류분배부(이득가변부)(9)는 트랜지스터(Q₇,Q₈)의 차동쌍으로부터 이루어진다.

트랜지스터(Q₇,Q₈)의 에미터는 공통으로 트랜지스터(Q₁₁)의 컬렉터에 접속된다. 트랜지스터(Q₇)의 베이스는 기준전압원(17)에 접속되고, 트랜지스터(Q₈)의 베이스는 비교기(3)의 출력에 접속된다. 트랜지스터(Q₈)의 컬렉터는 전원(Vcc)에 접속된다. 전류-전압변환부(10)는 저항(R₁)으로부터 이루어진다. 저항(R₁)의 한끝단은 전원(Vcc)에 접속되고, 다른 끝단은 트랜지스터(Q₇)의 컬렉터에 접속되는 것과 아울러, 결합용량(16)을 사이에 두고 출력단자(7)에 접속된다.

한편, 제2의 증폭기(2)에 있어서, 전압-전류변환부(11)는 트랜지스터(Q₁₂) 및 저항(R₄)으로부터 이루어진다. 트랜지스터(Q₁₂)의 에미터는 저항(R₄)을 사이에 두고 접지되고, 베이스 기준직류전압원(4)에 접속된다

전류분배부(이득가변부)(12)는 트랜지스터(Q₉,Q₁₀)의 차동쌍에 의하여 이루어진다.

트랜지스터(Q₉,Q₁₀)의 에미터는 공통으로 트랜지스터(Q₁₂)의 컬렉터에 접속된다. 트랜지스터(Q₉)의 베이스는 비교기(3)의 출력에 접속되고, 트랜지스터(Q₁₀)의 베이스는 제1의 증폭기(1)와 공통의 기준전압원(17)에 접속된다.

트랜지스터(Q₉)의 컬렉터는 전원(Vcc)에 접속된다.

전류-전압변환부(13)는 저항(R₂)에 의하여 이루어진다.

저항(R₂)의 한끝단은 전원(Vcc)에 접속되고, 다른 끝단은 트랜지스터(Q₁₀)의 컬렉터에 접속된다. 또 저항(R₂)의 양끝단에는. 저항(R₂)에서의 전압강하치를 검출하기 위한 전압검출기(118)가 접속되고, 전압검출기(18)의 출력은 비교기(3)의 양입력에 부여된다.

비교기(3)의 음입력에는. 입력단자(5)를 사이에 두고 외부제어전압(V_C(OUT))이 인가되어 있다.

전류분배부(이득가변부)(9,12)에서의 이득가변특성을 똑같이 하기 위하여는, 전류분배(9)의 트랜지스터(Q₇,Q₈)와 전류분배(12)의 트랜지스터(Q₉,Q₁₀)는, 전혀 치수 및 전기적 특성이 똑같은 소자에 의하여 형성되어 있다. 단, 4개의 트랜지스터(Q₇∼Q₁₀)가 전혀 똑같을 필요는 없고, 대응의 트랜지스터(Q₇,Q₁₀) 및 (Q₈,Q₉)가 각각 똑같으면 족하다. 따라서, 집적회로화 할 경우, 각 대응 트랜지스터(Q₇,Q₁₀) 및 (Q₈,Q₉)를 패턴상에서 인접시켜서 형성하는 것에 의하여, 상기와 같은 것은 용이하게 실현할 수 있다.

전류분배부(이득가변부)(9,12)에서의 전류분배율(이득)은 비교기(3)부터의 내부제어전압(V_C(IN))에 응하여 변화된다.

이 실시예에서는, 내부제어전압(V_C(IN))이 증가하면, 전류-전압변환부(10, 13)으로의 출력전류에 대한 전류분배율은 단조로히 감소한다.

따라서, 음귀환을 걸기 위하여서는, 전류-전압변환부(13)의 출력전압을 비교기(3)의 양입력에 귀환된다. 지금, 전류분배(9, 12)에서의 전류분율을 다음과 같이 설정함.

Q₇: Q₈=Q₁₀: Q₉=X : (1-X)(0≤X≤1) ……………………(8)

저항(R₂, R₄)에서의 전압강하를 V₂, V₄라 하면, (8)식에서,

(V₄/R₄) ·X=V₂/R₂……………………………………………(9)

로 된다.

또 비교기(3)를 포함하는 음귀환루프에 의하여, 비교기(3)의 양입력이 똑같게 되도록 피드백이 걸리기 때문에,

V₂=V_C(OUT)……………………………………………………(10)

로 된다.

(9), (10)식에 의하여

가 얻어진다.

한편, 입력단자(6)에는 교류신호(V_in)가 입력되어 있고, 그 신호성분(교류성분)만을 고려하면,

(V_in/R₃)·x=v_out/R₁……………………………………………(12)

로 된다.

또한, V_out는, 출력단자(7)로부터 출력되는 교류신호성분이다. (12)식에 의하여

V_out/V_in=(R₁/R₃)·X …………………………………………(13)

을 얻는다.

따라서, (11)식을 사용하여, 제1의 증폭기(1)의 이득(A₁)은

로 된다.

V₄, 및 R₁∼R₄는 정수이므로, 제1의 증폭기(1)의 이득(A₁)은 모든 이득가변범위에 있어서 외부제어전압(V_C(OUT))에 완전히 비례하는 것을 알 수 있다.

또 저항비(R₁/R₃), (R₄/R₂)의 형태로 되어있으므로, 집적회로화한 경우, 제조공정의 불균형에 의한 저항치의 불균형이나 온도변화에 의한 저항치의 변동을 캔슬할 수 있다.

전류분배부(이득가변부)(9,12)의 이득가변특성을 완전히 일치시키기 위하여서는, 트랜지스터(Q₇∼Q₁₀)의 동작조건이 똑같은 것이 바람직하다.

그러므로, 전압-전류변환부(8)로부터 공급되는 신호전류의 무신호시의 전류와, 전압-전류변환부(11)로부터 공급되는 정전류가 똑같은 것이 바람직하다.

이것은, 제5도에 표시한 것과 같이, 트랜지스터(Q₁₁, Q₁₂)의 바이어스전압원을 공통으로 하는 것에 의하여 달성할 수가 있다.

도면에 있어서, 트랜지스터(Q₁₁)의 베이스는 저항(R₅)을 사이에 두고, 또 트랜지스터(Q₁₂)의 베이스는 저항(R₆)을 사이에 두고, 공통의 바이어스전압원(4a)에 접속되어 있다.

이 바이어스전압원(4a)은 제4도의 회로의 기준직류전압원(4)의 역할과. 바이어스전압원(14)의 역할을 한다.

또한, 트랜지스터(Q₁₁,Q₁₂)로 하여, 사이즈 및 전기적 특성이 똑같은 소자를 사용하는 것이 바람직하다.

다시금, 저항(R₁∼R₆)에 있어서도, 대응하고 있는 것을 동일저항치로 하는편이 트랜지스터(Q₇∼Q₁₀)의 동작조건이 근사하게 되므로 바람직하다.

이 발명에 의한 이득가변증폭기는 설계의 자유도가 크고, 목적에 부합된 회로구성으로 할 수가 있다.

제6도는 베이스접지형 증폭기에 이 발명을 적용한 실시예를 표시하는 회로도이다.

제4도의 회로와는 달리, 트랜지스터(Q₁₁)의 에미터에 입력교류신호(V_in)의 신호원(20)이 접속되어 있다.

또 트랜지스터(Q₁₁)의 에미터는 바이어스전압원(19)에 의하여 바이어스 되어있다.

제4도의 이득가변증폭기에서는 입출력은 역상으로 되지만, 이 제6도의 이득가변증폭기에서는 입출력을 동상으로 된다.

제6도의 회로는, 트랜지스터(Q₇∼Q₁₀)를 동일조건으로 동작시키기 위하여 변형을 가한 것이 제7도의 이득가변증폭기이다.

기본적인 생각은 제5도의 회로의 경우와 마찬가지이다.

즉, 기준직류전압원(4)과 바이어스전압원(14)을 공통의 바이어스전압원(4a)에 치환함과 아울러, 트랜지스터(Q₁₂)의 에미터에도 바이어스전압원(19)으로부터 바이어스가 부여된다.

또한, 대응한 트랜지스터(Q₁₁과 Q₁₂) 및 대응한 저항(R₁과 Q₂, R₃과 R₄)이 동일특성인 편이 바람직한 것은, 제5도의 경우와 마찬가지이다.

제3도의 이득가변증폭기에 있어서, 상술한 것과 같이, 전압-전류변환부(8),(11) 및 전류-전압변환부(10,13)로 하여 전혀 똑같은 특성인 것을 반드시 준비할 필요는 없다.

이득가변부로서의 전류분배부(9,12)가 동일특성이면 족하다.

특히, 입력신호증폭용의 제1의 증폭기(1)에 특수한 성능이 요구될 경우에는, 제2의 증폭기(2)에 전혀 똑같은 것을 준비하는 것이 불가능하거나, 현저하게 고가로 되고마는 일이 있다.

이와 같은 경우, 예를 들면 제8도나 제9도에 표시한 것과 같이, 전류-전압변환부(10,13)를 전혀 다른 구성의 회로로 하는 것도 가능하다.

제8도의 이득가변증폭기에서는, 제4도의 회로와 달리, 전류-전압변환부(10)를 용량(21), 인덕턴스(22)로 이루어지는 LC부하에 의하여 구성하고 있다.

용량(21), 인덕턴스(22)는 병렬로 접속되고, 그 한끝단에 전원(Vcc), 다른 끝단에 트랜지스터(Q₇)의 컬렉터 및 출력단자(7)에 접속되어 있다.

이렇게 하는것에 의하여, 외부제어전압(V_C(OUT))에 완전비례하여 이득이 변화하는 동조형 증폭기가 얻어진다.

제9도의 이득가변증폭기에서는, 제4도의 회로와는 달리, 전류-전압변환부(10)를 고내압 트랜지스터(Q₁₃) 및 저항(R₇)에 의하여 구성되어 있다.

이것들의 트랜지스터(Q₁₃) 및 저항(R₇)은, 직접회로(100)에 별도로 부착하여 사용된다.

또 입력신호용의 결합용량(15)도 집적회로(100)에 별도로 부착된다.

트랜지스터(Q₁₃)의 베이스는 전원(Vcc)에 접속되고, 에미터는 트랜지스터(Q₇)의 컬렉터에 접속되고, 컬렉터는 저항(R₇)을 사이에 두고 고전압원(V_p)에 접속됨과 아울러 출력단자(7)에도 접속된다.

이것에 의하여, 외부제어전압(V_C(OUT))에 완전비례하여 이득이 변화하는 고전압 출력의 증폭기가 얻어진다.

또한, 제1도의 실시예에서는, 이득검출용의 제2의 증폭기(2)에 기준직류전압원(4)으로부터 정전압을 인가하고 있지만, 기준직류전압원(4)에 대신하여 제10도에 표시한 것과 같이 기준교류신호원(23)을 설치하여, 제2의 증폭기(2)에 직폭이 일정한 교류전압을 인가하도록 하는 것도 좋다.

이 경우, 제2의 증폭기(2)의 출력측에 진폭검출기(24)를 설치한다.

그렇게하여, 제2의 증폭기(1)로부터 출력되는 교류신호의 진폭을 진폭검출기(24)에 의하여 검출하고, 제2의 증폭기(2)의 이득에 대응한 전압신호로서 비교기(3)에 부여한다. 이것에 의하여 제1도의 실시예와 동등한 동작이 행하여진다.

이상 설명한 것과 같이, 이 발명에 의하면 신호진폭용의 제1의 증폭기와 이득검출용의 제2의 증폭기를 설치하고, 전압비교기를 사용한 음귀환루프에 의하여 제2의 증폭기의 이득을 외부제어전압에 완전히 비례하여 변화시킴과 아울러, 제1의 증폭기에 있어서의 이득가변특성을 제2의 증폭기에 있어서의 그것과 똑같게 하는 것에 의하여, 제1의 증폭기의 이득을 제2의 증폭기의 이득에 완전추종하여 변화시키게 한 것이므로, 신호증폭용의 제1의 증폭기의 이득도 외부제어전압에 완전히 비례하여 변화하는 것이되며, 모든 이득가변범위에 있어서의 이득이 제어전압에 완전히 비례하는 이득가변증폭기가 얻어진다는 효과가 있다.

Claims

증폭되어야 할 입력신호를 받는 제1의 입력수단과, 외부제어전압을 받는 제2의 입력수단과, 기준신호를 부여하는 신호부여수단과, 내부제어전압에 응한 이득을 부여하는 제1의 이득가변부를 포함하고, 상기 제1의 입력수단으로부터의 상기 입력신호를 상기 제1의 이득가변부의 이득에 응하여 증폭하여 출력하는 제1의 증폭기와, 제1의 이득가변부와 똑같은 이득가변특성을 가지고 상기 내부제어전압에 응한 이득을 부여하는 제2의 이득가변부를 포함하고, 상기 신호부여수단으로 부터의 기준신호를 제2의 이득가변부의 이득에 응하여 증폭하여 출력하는 제2의 증폭기와, 한쪽 입력에 제2의 입력수단으로 부터의 상기 외부제어전압, 다른쪽 입력에 제2의 증폭기의 출력을 받고, 그 출력전압이 상기 내부제어전압으로서 상기 제1 및 제2의 증폭기의 제1 및 제2의 이득가변부에 부여되는 것에 의하여. 제2의 증폭기와 아울러 음귀환루프를 형성하는 전압비교기와를 구비하는 이득가변증폭기.