KR940004775A - 바이폴라 트랜지스터의 소자분리영역 제조방법 - Google Patents
바이폴라 트랜지스터의 소자분리영역 제조방법 Download PDFInfo
- Publication number
- KR940004775A KR940004775A KR1019920014259A KR920014259A KR940004775A KR 940004775 A KR940004775 A KR 940004775A KR 1019920014259 A KR1019920014259 A KR 1019920014259A KR 920014259 A KR920014259 A KR 920014259A KR 940004775 A KR940004775 A KR 940004775A
- Authority
- KR
- South Korea
- Prior art keywords
- isolation region
- device isolation
- bipolar transistor
- oxide film
- trench
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 화학기상증착에 의한 산화막 형성으로 격리막 측면확산(Side Diffusion) 방지에 적당하도록 한 바이폴라 트랜지스터의 소자분리영역 제조방법에 관한 것으로서, 매몰층 및 에피층을 갖는 바이폴라 트랜지스터의 소자분리영역의 제조방법에 있어서, 상기 매몰층의 양측에 상기 에피층을 소정폭으로 에치하여 트랜치를 형성하고, 상기 트랜치 내부에는 산화막을 화학기상증착으로 성장시키고, 상기 산화막에 붕소이온을 주입하여 P+소자 분리영역을 형성한 것을 특징으로 하는 바이폴라 트랜지스터의 소자분리영역의 제조방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 바이폴라 트랜지스터 제조방법.
Claims (3)
- 매몰층 및 에피층을 갖는 바이폴라 트랜지스터의 소자분리영역의 제조방법에 있어서, 상기 매몰층의 양측에 상기 에피층을 소정폭으로 에치하여 트랜치를 형성하고, 상기 트랜치 내부에는 산화막을 화학기상증착으로 성장시키고, 상기 산화막에 붕소이온을 주입하여 P+소자분리영역을 형성한 것을 특징으로 하는 바이폴라 트랜지스터의 소자분리영역의 제조방법.
- 제1항에 있어서, 상기 산화막은 0.8㎛두께로 화학기상증착으로 성장시킨 것을 특징으로 하는 바이폴라 트랜지스터의 소자분리영역 제조방법.
- 제1항에 있어서, 상기 붕소이온주입을 에너지 80keV와 도즈량 7.5E14를 갖는 것을 특징으로 하는 바이폴라 트랜지스터의 소자분리영역 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920014259A KR960000701B1 (ko) | 1992-08-08 | 1992-08-08 | 바이폴라 트랜지스터의 소자분리영역 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920014259A KR960000701B1 (ko) | 1992-08-08 | 1992-08-08 | 바이폴라 트랜지스터의 소자분리영역 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940004775A true KR940004775A (ko) | 1994-03-16 |
KR960000701B1 KR960000701B1 (ko) | 1996-01-11 |
Family
ID=19337686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920014259A KR960000701B1 (ko) | 1992-08-08 | 1992-08-08 | 바이폴라 트랜지스터의 소자분리영역 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960000701B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101104042B1 (ko) * | 2009-09-28 | 2012-01-06 | 한국원자력연구원 | 사용후 핵연료를 이용한 중수로용 핵연료 소결체 제조 방법 |
-
1992
- 1992-08-08 KR KR1019920014259A patent/KR960000701B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101104042B1 (ko) * | 2009-09-28 | 2012-01-06 | 한국원자력연구원 | 사용후 핵연료를 이용한 중수로용 핵연료 소결체 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR960000701B1 (ko) | 1996-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0442144B1 (en) | Manufacturing high speed low leakage radiation hardened CMOS/SOI devices | |
US3793088A (en) | Compatible pnp and npn devices in an integrated circuit | |
US4912053A (en) | Ion implanted JFET with self-aligned source and drain | |
KR960015811A (ko) | 표면 채널 피모스소자의 쇼트채널 성능을 향상시키기 위하여 인을 사용하는 활성영역 주입방법 | |
JPH01147829A (ja) | 半導体装置の製造方法 | |
EP0110103B1 (en) | Method of making complementary transistor metal oxide semiconductor structures | |
US6171913B1 (en) | Process for manufacturing a single asymmetric pocket implant | |
EP0143670B1 (en) | Process for fabricating a semiconductor device | |
KR940004775A (ko) | 바이폴라 트랜지스터의 소자분리영역 제조방법 | |
US5284793A (en) | Method of manufacturing radiation resistant semiconductor device | |
JP2721101B2 (ja) | 静電誘導半導体装置の製造方法 | |
JPH08227936A (ja) | 半導体装置及びその製造方法 | |
KR960026595A (ko) | 반도체 장치의 소자 분리방법 | |
KR960704351A (ko) | 비소 에미터를 지니는 반도체 디바이스를 제조하는 방법(process for fabricating semiconductor devices having arsenic emitters) | |
JPH04154130A (ja) | 半導体装置 | |
KR0129194B1 (ko) | 트랜치에칭을 이용한 고속반도체소자 제조방법 | |
JPS633448A (ja) | 相補型mosデバイスとその製造方法 | |
JP2610423B2 (ja) | 絶縁ゲート電界効果トランジスタおよび絶縁ゲート電界効果トランジスタの製造方法 | |
KR910020843A (ko) | 반도체의 도핑 영역 제조방법 | |
KR940002932A (ko) | 블로킹용 p-웰 영역 형성 방법 | |
KR970052155A (ko) | 반도체장치의 제조방법 | |
JPS58182269A (ja) | 半導体装置及びその製造方法 | |
KR960026759A (ko) | 이중 게이트 전극 구조를 가진 상보형 트랜지스터 제조 방법 | |
KR960005886A (ko) | 바이폴라 소자 제조방법 | |
KR910005396A (ko) | 반도체 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |