KR940003434B1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR940003434B1
KR940003434B1 KR1019900016510A KR900016510A KR940003434B1 KR 940003434 B1 KR940003434 B1 KR 940003434B1 KR 1019900016510 A KR1019900016510 A KR 1019900016510A KR 900016510 A KR900016510 A KR 900016510A KR 940003434 B1 KR940003434 B1 KR 940003434B1
Authority
KR
South Korea
Prior art keywords
layer
type
gaalas
light emitting
light
Prior art date
Application number
KR1019900016510A
Other languages
English (en)
Other versions
KR910008875A (ko
Inventor
야스오 이데이
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910008875A publication Critical patent/KR910008875A/ko
Application granted granted Critical
Publication of KR940003434B1 publication Critical patent/KR940003434B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

내용 없음.

Description

반도체 발광소자
제1도는 본 발명의 제1실시예에 따른 반도체 발광소자의 구조를 나타낸 종단면도.
제2도는 본 발명의 다른 실시예에 따른 반도체 발광소자의 구조를 나타낸 종단면도.
제3도는 종래의 반도체 발광소자의 구조를 나타낸 종단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : n측 오믹전극 2 : n형 G1-yAlyAs크래드층(clad層)
3 : p형 G1-zAlzAs활성층 4 : p형 Ga1-wAlwAs크래드층
5 : n형 Ga1-xAlxAs전류협착층 6 : p형 GaAs반도체기판
7 : p측 오믹전극 8 : 통전영역부
9 : 개공부 10 : 홈
12 : n형 GaAlAs콘택트층
[산업상의 이용분야]
본 발명은 반도체 발광소자에 관한 것으로, 특히 카메라에 내장되는 오토포커스(AF)기능의 적외광원에 적합한 반도체 발광소자에 관한 것이다.
[종래의 기술 및 그 문제점]
최근 카메라에는 오토포커스기능의 적외광원으로서, GaAlAs 적외발광다이오드가 널리 이용되고 있는바, 발광된 적외광은 콜리메이트렌즈(collimate lens)를 통해 거의 평행광으로 되어 피사체에서 반사된다. 이 반사된 광의 위치를 수광소자에 의해 관측하고, 피사체까지의 거리를 삼각측량방식을 이용해서 측정한다.
이와 같은 적외발광소자는 일본국 특허공개공부 소63-169775호에서도 소개되어 있고, 이 경우 종래의 단면구조를 제3도에 도시한다. p형 GaAs 반도체기판(6)상에 LPE법에 의해 n형 전류협착층(5)이 형성되고, 선택확산기술등에 의해 n형 전류협착층(5)의 일부에 Zn이 확산되어 p형화 되었다. 또, 양산성을 높이기 위해 액상성장법(이하, LPE법이라 한다)에 의해 p형 GaAlAs크래드층(4), p형 GaAlAs활성층(3) 및 n형 GaAlAs크래드층(2)이 형성되어 있다. 그리고, p형 반도체기판(6)의 표면에 AuBe(금벨리륨)합금, 또 n형 GaAlAs크래드층(2)의 표면에 AuGe(금게르마늄)합금으로 이루어진 각각의 오믹전극(7 및 1)이 형성되어 있다.
이 소자는 발광출력을 높이기 위해, GaAlAs더블헤테로구조(이하, DH구조라 한다)를 채용하고 있는 바, 발광된 광이 될 수 있는 한 멀리까지 이르러 측정가능한 거리가 길어지도록 발광부(9)가 점광원에 가깝고, 더욱이 다른 영역으로부터 발광이 없도록 펠렛(pellet)내부에 전류협착영역(5)를 갖추고 있다. 또, 투광되어 피사체에 의해 반사되어 온 적외광을 실리콘 수광소자에서 수광할 경우, 수광감도를 높이기 위해 발광파장을 약 860nm로 할 필요가 있다. 이 때문에 p형 GaAlAs활성층(3)의 AlAs혼정비(混晶比)는 0.03으로 설정되어 있다.
이와 같은 구조를 갖춘 발광소자는 현재로서는 널리 사용되고 있고, 생산량도 점차 증가하고 있다. 그런데, AF용 광원으로서 1개의 발광소자를 이용해 1장소로부터만 발광된 경우에는 핀트가 맞지 않는 경우가 있다. 일반적으로 파인더의 중앙부에서 핀트를 조절할 수 있도록 되어 있는데, 예컨대 인물상을 찍는 경우에 파인더의 중앙부분에 인물이 있지 않으면 후방의 물체에 핀트가 맞춰지게 된다. 이와 같이 핀트가 맞지 않게 될 비율은 1장소에서만 발광하는 카메라에서는 20% 전후이었다.
이와 같이 핀트가 맞지 않는 것을 방지하기 위해 광원을 3개 설치해 3장소에서 발광한다는 안은 이전부터 존재하고 있다.
그러나, 이 경우에 광원의 간격으로서 ±50㎛ 이하의 상당히 높은 정밀도가 요구된다. 이것은, 3개의 발광소자를 펄스동작으로 순차발광시켜 렌즈를 토애 피사체에 투광하고, 반사되어 온 광을 수광소자에서 수광할 경우 1개의 발광소자와 다른 소자의 사이에 오차가 있으면, 이 발광소자로부터의 반사광이 수광소자상에 결상되지 않아 핀트가 맞는 것이 불가능해지기 때문이다.
그런데, 종래에는 제3도에 도시된 바와 같은 발광소자를 각각 카메라의 프레임상에 수작업등으로 장착하고 있고, 각각의 발광소자의 간격은 200㎛ 정도의 정밀도밖에 얻어지지 않는다. 또, 각각의 발광소자는 다이싱에 의해 반도체 웨이퍼로부터 절단되어 있지만, 다이싱위치의 차이가 약 ±15㎛이므로, 설사 장착정밀도를 향상시킬 수 있어도, 발광소자의 간격의 차이는 방지할 수 없다. 이 때문에 3장소에서 발광해서 핀트가 맞지 않는 것을 방지한다는 안은 실현할 수 없었다.
[발명의 목적]
본 발명은 상기한 점을 감안해서 발명된 것으로, 발광부를 3개 배열할 경우에 필요한 상호간의 간격의 정밀도를 만족하고, 3장소에서 발광해서 핀트가 맞지 않는 것을 유효하게 방지할 수 있도록 된 반도체 발광소자를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 소정의 간격을 매개로 설치된 복수의 통전영역부와, 이 복수의 통전영역부 사이에 설치된 비통전영역부를 표면에 구비한 p형 GaAs반도체기판과, 상기 비통전영역부의 위에 형성된 n형 GaAlAs전류협착층, 상기 복수의 통전영역부 및 상기 n형 GaAlAs전류협착층의 위에 형성된 p형 GaAlAs크래드층, 상기 p형 GaAlAs크래드층의 위에 형성된 p형 GaAlAs활성층, 상기 p형 GaAlAs활성층의 위에 형성된 n형 GaAlAs크래드층 및, 상기 비통전영역부상의 상기 n형 GaAlAs크래드층의 표면으로부터 상기 p형 GaAlAs활성층과 상기 p형 GaAlAs크래드층의 경계면에 이르는 홈을 구비하여 이루어진 것을 특징으로 한다.
여기서, 상기 n형 GaAlAs전류협착층이 n형 Ga1-xAlxAs층이고, 혼정비 x가 0에서 0.4까지의 범위이며, 불순물농도가 1×1017cm-3의 범위이고, 층의 두께가 1㎛에서 20㎛의 범위이며, 또한 상기 n형 GaAlAs크래드층(2)이 n형 Ga1-yAlyAs층이고, 혼정비 y가 0.03에서 0.8까지의 범위이며, 불순물농도가 1×1017cm-3에서 20×1017cm-3의 범위이고, 막두께가 2㎛에서 50㎛의 범위인 것이 바람직하다.
[작용]
상기와 같이 구성된 본 발명은, 모놀리식형으로 복수의 발광부를 구비함으로써, 각각의 발광부를 높은 정밀도로 원하는 간격으로 뚫은 상태를 구비할 수 있고, 카메라의 오토포커스용으로서 복수 장소로부터 발광시켜 피사체까지의 거리를 측정할 수 있기 때문에 촬영하는 경우에 핀트가 맞지 않는 것이 방지된다.
여기서, n형 Ga1-xAlxAs전류협착층은 혼정비 x가 0에서 0.4까지의 범위에 있고, 불순물농도가 1×1017cm-3에서 20×1017cm-3의 범위이며, 막두께가 1㎛에서 20㎛의 범위에 있는 것이 바람직하다. 혼정비 x가 0.4를 넘지 않도록 함으로써 표면에 산화막이 생기는 것을 방지할 수 있다. 그리고, 불순물농도가 1×1017cm-3이하인 층을 성장시키는 과정에서 반도체기판의 도펀트인 Zn이 열확산되어 반전되고, 한편 20×1017cm-3이상에서는 결정성이 악화되어 광출력이 저하되지만, 이를 모두 방지할 수 있게 된다. 또, 두께가 1㎛ 이하이면, 반도체기판의 Zn이 확산되어 반전되고, 역으로 20㎛ 이상에서는 전류협착층에 통전영역부를 선택확산기술에 의해 형성하는 경우에 반전시켜 형성하는 것이 곤란하게 되어 선택에칭기술에 의해 형성되는 경우에 등방인 형상이 얻어지지 않게 될 우려가 있지만, 1~20㎛로 함으로써 이를 방지할 수 있게 된다.
더욱이, n형 Ga1-yAlyAs크래드층은 혼정비 y가 0.03에서 0.8까지의 범위에 있고, 더욱이 불순물농도가 1×1017cm-3에서 20×1017cm-3의 범위이며, 층의 두께가 2㎛에서 50㎛의 범위로 되는 것이 바람직하다. 혼정비 y를 0.03에서 0.8로 함으로써 캐리어의 감금효과가 얻어지고, 더욱이 불순물농도가 1×1017cm-3에서 20×1017cm-3로 함으로써 순방향전압(VF)을 저하시킬 수 있게 된다. 또 두께가 2㎛ 이하이면, 시리즈저항이 커지게 되어 순방향전압(VF)의 증가를 초래하고 50㎛ 이상이면 홈을 다이싱이나 에칭등에 의해 형성한 경우에 다음 공정에서 반도체웨이퍼에 크랙이 발생할 우려가 있지만, 2~50㎛로 함으로써 모두 방지할 수 있게 된다.
[실시예]
이하, 예시도면을 참조하여 본 발명의 1실시예에 따른 반도체 발광소자를 상세히 설명한다.
제1도는 본 발명의 실시예에 따른 반도체 발광소자의 단면구조를 도시한 것으로, 이는 종래와 다르게 3개의 발광부를 모놀리식구조로 형성한 것이다. 이와 같은 발광소자는 기본적으로는 종래와 마찬가지로 LPE법을 이용해서 각각의 층을 형성하고 있지만, 예컨대 500㎛라는 필요한 간격을 뚫어 발광부를 갖추도록 전류협착층(5)을 형성하고 있다.
먼저, 두께 300㎛인 p형 GaAs반도체기판(6)의 표면에 LPE법을 이용해서 전류협착층(5)으로서 n형 GaAs층의 형성을 수행한다. 여기서, 테룰리움(Te)을 5×1017cm-3의 농도로 주입하고, 두께는 5㎛로 하였다. 그리고, 이 n형 GaAs층의 일부분에 대해 선택확산기술 또는 선택에칭기술을 이용해서 500㎛의 간격(x)을 만들고, 통전영역부(8)를 형성한다. 선택확산기술을 이용하는 경우에는 질화실리콘(Si3N4)으로 이루어진 마스크등을 이용해서 Zn을 확산시키고, 통전영역부(8)와 모든 부분을 p형 GaAs층으로 반전시킴으로써 형성하며, 선택에칭기술을 이용하는 경우에는 레지스트를 마스크로 통전영역부(8) 부분의 n형 GaAs층을 에칭제거하여 p형 GaAs층까지 관통시켜 형성한다. 여기서, n형 GaAs층의 농도는 5×1017cm-3, 두께는 5㎛로 했지만, 농도는 1~20×1017cm-3로, 두께는 1~20㎛의 범위내로 각각 제한된다. 이는 농도가 1×1017cm-3이하이면, 더블헤테로(DH)층을 성장시킬 때 p형 GaAs 반도체기판의 도펀트인 Zn의 열확산에 의해 반전되기 때문이다. 한편, 20×1017cm-3이상이면, n형 GaAs층의 결정성이 악화되고, 이 위에 성장된 DH층의 결정성도 마찬가지로 악화되어 통전중에 광출력이 저하된다. 더욱이, 두께가 1㎛ 이하이면, P형 GaAs반도체기판(6)의 도펀트인 Zn의 열확산에 의해 n형 GaAs층이 반전된다. 역으로 20㎛ 이상으로 하면, 선택확산기술을 이용하는 경우 Zn확산에서는 p형으로 반전시켜 통전영역부(8)를 형성하는 것이 곤란하고, 선택에칭기술을 이용할 등방인 형상이 얻어지기 어렵게 되기 때문이다.
이와 같이 해서 통전영역부(8)를 갖춘 전류협착층(5)을 형성한 후, 그 표면에 동일한 LPE법을 이용해서 p형 Ga0.7Al0.3As크래드층(4)을 형성한다. 여기서, 불순물로서 Ge를 1×1018cm-3의 농도로 되도록 주입하고, 막두께는 5㎛로 한다. 또, p형 Ga0.97Al0.03As활성층(3) 및 n형 Ga0.7Al0.3As크래층(2)을 순차 LPE법에 따라 형성한다. 여기서 p형 Ga0.97Al0.03As활성층(3)은 Si를 주입해서 불순물농도를 5×1017cm-3, 막두께를 1.5㎛로 하고, n형 Ga0.7Al0.3As크래드층(2)은 Te를 주입해서 불순물농도를 1×1018cm-3, 막두께를 10㎛로 한다. 여기서, 양쪽의 크래드층(2 및 4)의 불순물농도를 높게 설정하고 있는 것은 순방향전압(VF)을 저하시키기 위함이다. 또, 이 크래드층(2 및 4)의 Al혼정비는 캐리어를 밀폐하는 DH구조 특유의 장소를 나타내야 하므로 0.30으로 설정하고 있다. 또, p형 활성층(3)의 혼정비는 수광소자에 있어서 최고수광감도가 얻어지는 약 860nm의 발광파장이 생기도록 설정한다. 또, 혼정비 y는 p형 활성층(3)의 발광파장에 대해서 재흡수가 적게 되도록 할 필요로 인해 0.03 이상으로 설정한다. 0.8 이상으로 하면, n형 크래드층(2)의 표면에 산화막이 형성되어, n형 GaAlAs층으로서의 오믹특성이 얻어지지 않아 순방향전압(VF)의 증대를 초래하게 된다. 또, 불순물농도는 1~20×1017cm-3의 범위내에 있을 필요가 있다. 이는 1×1017cm-3이하이면 n형 크래드층(2)의 비저항이 높아지게 되어 전압(VF)의 증대를 초래하고, 20×1017cm-3이상에서는 불순물로서 주입된 Te가 편석(偏析)되어 결정성이 열화되어 광출력의 저하를 초래하기 때문이다.
그리고, p형 GaAs기판(6)측에 AuBe(금베릴륨)합금, n형 GaAlAs크래드층(2)측에 AuGe(금게르마늄)합금으로 이루어진 오믹전극(7 및 1)을 각각 형성한다. 또, 전극(1)에 대해서는 직경 100㎛인 통전영역부(8)의 상방에 광(화살표 A)을 방사할 수 있도록 직경 150㎛의 전극개공부(9)를 형성한다.
이후 반도체 웨이퍼에 대해, 3개의 발광부가 독립해서 통전되어 발광하도록 도중까지의 다이싱 또는 에칭에 의해 20㎛의 깊이로 홈(10)을 형성해서 DH층중 pn접합부분[크래드층(2)과 활성층(3)의 접합부분]을 절단해서 분리시킨다. 그 후, 반도체 웨이퍼로부터 이와 같은 발광부를 3개 갖춘 소자를 통상적인 다이싱에 의해 절단해서 펠렛으로서 취출한다.
여기서, DH구조로서 p형 크래드층(4)과 p형 활성층(3) 및 n형 크래드층(2)의 3층구조로 되어 있지만, p형 크래드층(4)까지 홈(10)을 도중 다이싱 또는 에칭에 의해 형성하고, 분리할 필요가 있다. 따라서, n형 크래드층(2)은 적어도 2~50㎛의 범위, 바람직하게는 3~40㎛의 범위에 있을 필요가 있다. 이것은, 2㎛ 이하이면 시리즈저항이 커지게 되어 전압(VF)의 증대를 초래하게 되는 한편 50㎛ 이상이면 절단깊이가 60㎛ 정도 필요하게 되어 다음 공정에서 웨이퍼에 크랙이 생길 우려가 있기 때문이다.
상기한 바와 같이 본 실시예에 의한 반도체 발광소자는 모놀리식구조에 의해 3개의 발광부가 형성되어 있기 때문에 각각의 발광부의 간격(x)은 요구되는 50㎛를 상회하는 고정밀도가 달성된다. 이에 따라, 3장소로부터 발광시켜 거리의 측정을 수행하여 핀트가 맞지 않는 것을 방지하는 방식을 채용할 수 있게 된다. 종래의 1장소로부터 발광시킨 카메라를 이용해서 촬영한 경우에는 핀트가 맞지 않는 경우가 20% 발생한데 반해서, 본 실시예에 의한 발광소자를 이용해서 3장소로부터 발광시킨 경우에는 2%로 감소되어 대폭적으로 개선할 수 있음이 명백해졌다.
상기한 실시예는 일례로서, 본 발명을 한정하는 것은 아니다. 예컨대, 본 실시예에서는 전류협착층(5)으로서 n형 GaAs층을 이용하고 있지만, n형 Ga1-xAlxAs혼정으로서 형성할 수도 있다. 단, 혼정비가 높으면 표면에 산화막이 생겨 양호한 성질의 DH에피택셜층을 얻을 수 없게 되므로, 0.4 이하로 할 필요가 있다. 또, 불순물농도 및 에피택셜층의 막두께는 본 실시예에 있어서의 n형 GaAs층의 경우와 같은 이유에서, 각각 1~20×1017cm-3, 1~20㎛로 한정할 필요가 있다. 또 제1도에 도시된 구조는 3층으로 이루어졌지만, 순방향전압(VF)을 감소시키기 위해 제2도와 같이 n형 Ga1-zAlzAs층을 콘택트층(12)으로서 n형 Ga1-yAlyAs층상에 형성하여 4층 구조로 할 수도 있다. 여기서, Al혼정비의 관계를 Z＜Y로 한 경우, Z가 작아 GaAs에 가까운 만큼 캐리어농도가 같은 경우는 비저항이 작아진다. 이 때문에, 전압(VF)을 감소시키기 위해서는 Z=0으로 하여 GaAs의 조성으로 하면 된다. 한편, p형 Ga0.97Al0.3As활성층(3) 근방에서 발광된 광이 재흡수되지 않게 출력하기 위해서는 n형 콘택트층(12)의 혼정비는 적어도 0.03이상, 바람직하게는 0.05 이상으로 할 필요가 있다. 이 콘택트층(12)의 Z를 0.8 이상으로 하면, 상기한 n형 크래드층(2)의 경우와 마찬가지로 전압(VF)의 증대를 초래하게 된다. 불순물농도도 마찬가지로 1~20×1017cm-3의 범위에 한정할 필요가 있다. 한편, 에피택셜층의 두께는 제1도에 도시된 실시예의 경우와 같은 이유에 의해, n형 Ga1-yAlyAs크래드층(2)과 n형 n형 Ga1-zAlzAs콘택트층(12)을 합해 2~50㎛로 할 필요가 있다.
또, 발광부를 3개 갖춘 소자에 대해서 설명했지만 카메라의 AF기능의 요구에 의해서는 2개 또는 4개 이상을 모놀리식구조로 형성해도 된다.
한편, 본원 청구범위의 각 구성요소에 병기된 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도에서 병기한 것은 아니다.
[발명의 효과]
상기한 바와 같이 본 발명에 의하면, 모놀리식구조로 복수의 발광부를 구비하고 있기 때문에, 각 발광부간의 간격이 높은 정밀도로 형성되고, 이 소자를 이용해서 복수 장소에서 발광해서 피사체까지의 거리의 측정을 행함으로써 카메라촬영의 경우에 핀트가 맞지 않는 것을 효과적으로 방지할 수 있게 된다.

Claims (2)

  1. 소정의 간격을 매개로 설치된 복수의 통전영역부(8)와, 이 복수의 통전영역부(8) 사이에 설치된 비통전영역부를 표면에 구비한 p형 GaAs반도체기판(6)과, 상기 비통전영역부의 위에 형성된 n형 GaAlAs전류협착층(5), 상기 복수의 통전영역부(8) 및 상기 n형 GaAlAs전류협착층(5)의 위에 형성된 p형 GaAlAs크래드층(4), 상기 p형 GaAlAs크래드층(4)의 위에 형성된 p형 GaAlAs활성층(3), 상기 p형 GaAlAs활성층(3)의 위에 형성된 n형 GaAlAs크래드층(2) 및, 상기 비통전영역부상의 상기 n형 GaAlAs크래드층(2)의 표면으로부터 상기 p형 GaAlAs활성층(3)과 상기 p형 GaAlAs크래드층(4)의 경계면에 이르는 홈(10)을 구비하여 이루어진 것을 특징으로 하는 반도체 발광소자.
  2. 제1항에 있어서, 상기 n형 GaAlAs전류협착층(5)이 n형 Ga1-xAlxAs층이고, 혼정비 x가 0에서 0.4까지의 범위이며, 불순물농도가 1×1017cm-3에서 20×1017cm-3의 범위이고, 층의 두께가 1㎛에서 20㎛의 범위이며, 상기 n형 GaAlAs크래드층(2)이 n형 Ga1-yAlyAs층이고, 혼정비 y가 0.03에서 0.8까지의 범위이며, 불순물농도가 1×1017cm-3에서 20×1017cm-3의 범위이고, 막두께가 2㎛에서 50㎛의 범위인 것을 특징으로 하는 반도체 발광소자.
KR1019900016510A 1989-10-17 1990-10-17 반도체 발광소자 KR940003434B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01-269316 1989-10-17
JP26931689A JPH0770757B2 (ja) 1989-10-17 1989-10-17 半導体発光素子

Publications (2)

Publication Number Publication Date
KR910008875A KR910008875A (ko) 1991-05-31
KR940003434B1 true KR940003434B1 (ko) 1994-04-22

Family

ID=17470648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900016510A KR940003434B1 (ko) 1989-10-17 1990-10-17 반도체 발광소자

Country Status (4)

Country Link
US (1) US5073806A (ko)
EP (1) EP0423772A3 (ko)
JP (1) JPH0770757B2 (ko)
KR (1) KR940003434B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172195A (en) * 1990-04-18 1992-12-15 Kabushiki Kaisha Toshiba Double heterostructure GaAlAs 610-640 nm LED
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US6143582A (en) * 1990-12-31 2000-11-07 Kopin Corporation High density electronic circuit modules
US6593978B2 (en) 1990-12-31 2003-07-15 Kopin Corporation Method for manufacturing active matrix liquid crystal displays
US6627953B1 (en) 1990-12-31 2003-09-30 Kopin Corporation High density electronic circuit modules
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
US5499124A (en) 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
JP2798545B2 (ja) * 1992-03-03 1998-09-17 シャープ株式会社 半導体発光素子及びその製造方法
US5386139A (en) * 1992-04-16 1995-01-31 Kabushiki Kaisha Toshiba Semiconductor light emitting element with improved structure of groove therein
US5432359A (en) * 1992-12-21 1995-07-11 Kabushiki Kaisha Toshiba Light emitting device with AlAs mixed crystal ratios
TW253999B (ko) * 1993-06-30 1995-08-11 Hitachi Cable
US5449926A (en) * 1994-05-09 1995-09-12 Motorola, Inc. High density LED arrays with semiconductor interconnects
US5729563A (en) * 1994-07-07 1998-03-17 Hewlett-Packard Company Method and apparatus for optically and thermally isolating surface emitting laser diodes
KR100291911B1 (ko) * 1994-07-26 2001-09-17 김순택 반도체발광소자를이용한표시소자
US5610095A (en) * 1994-08-31 1997-03-11 Lucent Technologies Inc. Monolithically integrated circuits having dielectrically isolated, electrically controlled optical devices and process for fabricating the same
TW321372U (en) 1997-05-16 1997-11-21 Molex Taiwan Co Ltd Electrical connector to block the EMI (Electromagnetic Interference)
JP3653384B2 (ja) * 1998-02-10 2005-05-25 シャープ株式会社 発光ダイオードの製造方法
AU2002331074A1 (en) * 2001-08-13 2003-03-03 Honeywell International Inc. Providing photonic control over wafer borne semiconductor devices
JP2003282939A (ja) * 2002-03-26 2003-10-03 Oki Degital Imaging:Kk 半導体発光装置及びその製造方法
JP4848530B2 (ja) * 2003-10-06 2011-12-28 Ｄｏｗａエレクトロニクス株式会社 発光ダイオードおよびその製造方法
KR101280040B1 (ko) * 2006-09-12 2013-07-01 삼성전자주식회사 멀티 빔형 레이저 장치 및 이를 이용한 화상형성장치
JP4851355B2 (ja) * 2007-02-06 2012-01-11 株式会社オートネットワーク技術研究所 外導体端子及びシールドコネクタ
US7621752B2 (en) * 2007-07-17 2009-11-24 Visteon Global Technologies, Inc. LED interconnection integrated connector holder package
JP4939633B2 (ja) * 2010-06-25 2012-05-30 ホシデン株式会社 コネクタ
DE102015011635B4 (de) * 2015-09-11 2020-10-08 Azur Space Solar Power Gmbh lnfrarot-LED

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1480592A (en) * 1973-11-02 1977-07-20 Marconi Co Ltd Light emitting diodes
US4751711A (en) * 1985-08-16 1988-06-14 Spectra Diode Laboratories, Inc. Asymmetric offset stripe laser for emission in a single lobe
JPS62196874A (ja) * 1986-02-25 1987-08-31 Toshiba Corp 半導体発光素子およびその製造方法
US4845405A (en) * 1986-05-14 1989-07-04 Sanyo Electric Co., Ltd. Monolithic LED display
JPS63120491A (ja) * 1986-11-10 1988-05-24 Nec Corp 半導体レ−ザ
JPS63169775A (ja) * 1987-01-08 1988-07-13 Toshiba Corp 半導体発光素子
JPH06103775B2 (ja) * 1987-07-31 1994-12-14 シャープ株式会社 半導体レ−ザアレイ装置
JP2768672B2 (ja) * 1987-09-30 1998-06-25 株式会社日立製作所 面発光半導体レーザ
JPH084187B2 (ja) * 1988-02-01 1996-01-17 三菱電機株式会社 半導体レーザ
JPH0278280A (ja) * 1988-09-14 1990-03-19 Ricoh Co Ltd 半導体発光装置

Also Published As

Publication number Publication date
JPH03131074A (ja) 1991-06-04
KR910008875A (ko) 1991-05-31
EP0423772A2 (en) 1991-04-24
US5073806A (en) 1991-12-17
EP0423772A3 (en) 1991-05-22
JPH0770757B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
KR940003434B1 (ko) 반도체 발광소자
EP0709939A1 (en) An N-drive P-common surface emitting laser fabricated on N+ substrate
EP0803948A2 (en) Light-emitting device
CN101048921A (zh) 具有集成监测光电二极管的发光器件发明背景
JP5404026B2 (ja) 受発光一体型素子アレイおよびセンサ装置
CA1128634A (en) Semiconductor laser structure and manufacture
US5163064A (en) Laser diode array and manufacturing method thereof
US4212021A (en) Light emitting devices
JP2597975B2 (ja) 半導体発光素子及びその製造方法
WO1986003342A1 (en) ASYMMETRIC CHIP DESIGN FOR LEDs
JP3206097B2 (ja) 面発光型半導体レーザ
JP3206080B2 (ja) 半導体レーザ
US4220960A (en) Light emitting diode structure
JPS5848481A (ja) モニタ−用光検出器内蔵面発光型発光ダイオ−ド
KR940008562B1 (ko) 화합물 반도체 장치 및 그 제조방법
US6881978B2 (en) Semiconductor epitaxial structure and semiconductor light-emitting device
EP0566278B1 (en) Semiconductor photocoupler
Kurata et al. An experimental study on improvement of performance for hemispherically shaped high-power IRED's with Ga 1-x Al x As grown junctions
JPH05218585A (ja) 半導体発光装置
JPS5810884A (ja) 埋め込みヘテロ構造半導体レ−ザの製造方法
JPS5840881A (ja) 埋め込みヘテロ構造半導体レ−ザ・フオトダイオ−ド光集積化素子の製造方法
KR950013436B1 (ko) 반도체 장치 및 그 제조방법
KR100234349B1 (ko) 레이저다이오드의 제조방법
JPH0719917B2 (ja) 発光・受光集積素子
KR100261239B1 (ko) 반도체 레이저 다이오드 어레이 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100330

Year of fee payment: 17

EXPY Expiration of term