KR940002661Y1 - 라이트 스테틱 커런트 감쇠회로 - Google Patents

라이트 스테틱 커런트 감쇠회로 Download PDF

Info

Publication number
KR940002661Y1
KR940002661Y1 KR2019910010118U KR910010118U KR940002661Y1 KR 940002661 Y1 KR940002661 Y1 KR 940002661Y1 KR 2019910010118 U KR2019910010118 U KR 2019910010118U KR 910010118 U KR910010118 U KR 910010118U KR 940002661 Y1 KR940002661 Y1 KR 940002661Y1
Authority
KR
South Korea
Prior art keywords
data
pull
control signal
write
input
Prior art date
Application number
KR2019910010118U
Other languages
English (en)
Other versions
KR930003504U (ko
Inventor
김경율
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910010118U priority Critical patent/KR940002661Y1/ko
Publication of KR930003504U publication Critical patent/KR930003504U/ko
Application granted granted Critical
Publication of KR940002661Y1 publication Critical patent/KR940002661Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

라이트 스테틱 커런트 감쇠회로
제 1 도는 종래의 에스램 셀 엑세스 회로도.
제 2 도는 본 고안에 따른 라이트 스테틱 커런트 감쇠회로를 포함시킨 에스램 셀 억세스 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 비트라인 로드부 2 : 에스램 셀
3 : 칼럼게이트 4 : 데이타라인 풀업부
5 : 데이타라인 풀다운부 6 : 데이타패스게이트
7 : 데이타 입력부 11 : 풀다운 제어부
Bit,: 비트라인 D,: 데이타라인
BLC : 비트라인 제어신호 CWEN : 데이타쓰기 제어신호
CIEBN : 데이타입력 제어신호 CS : 칼럼선택신호
본 고안은 라이트 스테틱 커런트(Write Static Current) 감쇠회로에 관한 것으로, 특히 저전력에 동작되는 에스램(SRAM)에 적당하도록 한 라이트 스테틱 커런트 감쇠회로에 관한 것이다.
종래의 에스램 셀 억세스회로는 제 1 도에 도시된 바와같이 비트라인(Bit,)에 모스트랜지스터(M1,M2)를 통해 전원전압(Vcc)에 인가시키는 비트라인 로드부(1)와, 모스트랜지스터(M3~M6) 및 로드 저항(R1,R2)으로 구성되어 워드라인(W1)의 선택에 따라 비트라인(Bit,)과 데이타 입출력을 하게되는 에스램 셀(2)과, 칼럼 선택 신호(CS)에 따라 비트라인(Bit,)과 데이타라인(D,)을 데이타입력 제어신호(CIEBN)에 따라 모스트랜지스터(M9,M10)를 통해 전원전압(Vcc)으로 풀업시키는 데이타라인 풀업부(4)와 데이타쓰기 제어신호(CWEN)에 따라 모스트랜지스터(M11,M12)를 통해 데이타라인(D,)을 풀다운 시키는 데이타라인 풀다운부(5)와, 데이타라인(D,)에 데이타입력이 전송되도록 모스트랜지스터(M13,M14)를 통해 데이타 패스를 제어하는 데이타패스게이트(6)와, 데이타 입력및 인버터게이트(I1)를 통한 데이타 입력(Data in)을 상기 데이타입력 제어신호(CIEBN)와 각각 노아게이트(NOR1), (NOR2)를 통한 후 인버터 게이트(I3), (I3)를 통하여 상기 데이타패스케이트(6)에 전송시키는 데이타 입력부(7)로 구성된다.
이와같이 구성되는 종래의 에스램 셀 억세스회로의 작용 및 문제점을 설명하면 다음과 같다.
에스램에 데이타를 쓰기위한 쓰기신호가 하이에서 로우신호로 쓰기 액티브되면서 쓰기 싸이클로 들어가게 된다. 쓰기신호가 로우신호로 액티브되면, 데이타쓰기 제어신호(CWEN)가 로우에서 하이신호가 되어 데이타패스게이트(6)의 모스트랜지스터(M13,M14)를 턴온시킴과 아울러 데이타라인 풀다운부(5)의 모스트랜지스터(M11,M12)를 턴온시킨다. 이에 따라 데이타 입력부(7)를 통하여 데이타라인(D,)에 전송되게 됨과 아울러 데이타라인(D,)을 프리차지레벨에 빨리 풀다운시켜 데이타입력을 받도록하기 위하여 모스트랜지스터(M11,M12)를 통해 접지전위로 풀다운 시켜준다.
데이타쓰기 제어신호(CWEN)가 하이신호가 됨과 아울러 약간 지연되는 거의 같은 타이밍으로 데이타입력 제어신호(CIEBN)가 로우신호로 입력되는데, 이에 따라 풀업모스트랜지스터(M9,M10)는 턴오프되어 풀업을 중지시키고, 노아게이트(NOR1),(NOR2)의 일측입력을 로우 신호로 인가시켜 그 노아게이트(NOR1),(NOR2)를 통하여 데이타입력(Data in,)이 전송되게 함으로써, 데이타 인버터게이트(I2,I3)을 통한 후 데이타패스게이트(6)를 통하여 프리차지상태를 풀다운시켜준 데이타라인(D,)에 전송되며, 그 데이타라인(D,)에 전송된 데이타를 컬럼선택신호(CS)에 의해 선택되는 칼럼의 비트라인(Bit,)에 전송되어 워드라인(Wi)에 의해 선택된 에스램 셀(2)에전송된다. 또한 쓰기싸이클이 끝나고 난 후 로우레벨에 있는 데이타라인(D,)을 신속하게 프리차지시켜 주기위해 풀업모스트랜지스터(M9,M10)를 턴온시켜 데이타라인(D,)을 프리차지시켜준다.
그러나, 쓰기싸이클에서 스피드를 빨리 해주기 위하여 풀다운트랜지스터를 온시켜 주고 있으므로 하이노드측은 데이타입력 드라이브측에서 공급되는 커런트가 풀다운 트랜지스터를 통해 흐르게 되고, 로우노드측은 비트라인 로드트랜지스터에서 공급해주는 커런트가 풀다운트랜지스터와 데이타입력 드라이브단을 통해 흐르게 되어 라이트 스태틱 커런트가 커지게 되는 문제점이 있다.
본 고안은 이와같은 문제점을 감안하여 쓰기싸이클에서 비트라인 로드 트랜지스터를 오프시키고, 하이노드측의 풀다운트랜지스터를 오프시키도록 함으로써, 라이트 스테틱 커런트를 줄이도록 하는 라이트 스테틱 커런트 감쇠회로를 안출한 것으로, 이를 첨부된 도면을 참조해 상세히 설명하면 다음과 같다.
제 2 도는 본 고안에 따른 라이트 커런트를 감쇠시키도록 하는 에스램 셀 억세스회로도로서 이에 도시한 바와같이 비트라인(Bit,)에 모스트랜지스터(M1,M2)를 통해 전원전압(Vcc)을 인가시키는 비트라인 로드부(1)와, 모스트랜지스터(M3~M6) 및 로드저항(R1,R2)으로 구성되어 워드라인(Wi)의 선택에 따라 비트라인(Bit,)과 데이타라인(D,)을 모스트랜지스터(M7,M8)를 통해 연결시켜주는 칼럼게이트(3)와, 상기 칼럼게이트(3)의 소오스가 되는 데이타라인(D,)을 데이타입력 제어신호(CIEBN)에 따라 모스트랜지스터(M9,M10)를 통해 전원전압(Vcc)으로 풀업시키는 데이타 라인 풀업부(4)와 모스트랜지스터(M11,M12)를 통해 데이타라인(D,)을 풀다운 시키는 데이타라인 풀다운부(5)와, 데이타라인(D,)에 데이타입력이 전송되도록 모스트랜지스터(M13,M14)를 통해 데이타 패스를 제어하는 데이타패스게이트(6)와, 데이타 입력(Data in) 및 인버터게이트(I1)를 통한 데이타 입력을 상기 데이타입력 제어신호(CIEBN)와 각각 노아게이트(NOR1), (NOR2)를 통한 후 인버터 게이트(I2),(I3)를 통하여 상기 데이타패스게이트(6)에 전송시키는 데이타 입력부(7)로 구성된 에스램 셀 엑세스회로에 있어서, 비트라인 로드부(1)의 모스트랜지스터(M1,M2)를 쓰기싸이클시 오프시키도록 비트라인 제어신호(BLC)를 상기 모스트랜지스터(M1,M2)의 게이트 제어신호로 인가시키고, 데이타쓰기 제어신호(CWEN)와 데이타 입력및 인버터게이트(I1)를 통한 데이타 입력(Data in)을 각각 낸드게이트(NA11),(NA12)를 통한후 인버터게이트(I11),(I12)를 통해 데이타라인 풀다운부(5)의 모스트랜지스터(M12,M11)의 게이트에 각각 인가시켜 풀다운 제어하는 풀다운 제어부(I1)을 포함시켜 구성하였다.
이와같이 구성한 본 고안의 작용 및 효과를 설명하면 다음과 같다.
쓰기신호가 액티브되는 쓰기싸이클이 되면, 데이타쓰기 제어신호(CWEN)가 고전위신호로 인가되어 데이타패스게이트(6)를 온시키고, 데이타입력 제어신호(7)가 저전위신호로 인가되어 데이타 입력(Data in)이 데이타 입력부(7), 데이타패스게이트(6) 및 칼럼게이트(3)를 통하여 비트라인(Bit,)에 전송되고, 이에 따른 워드라인(Wi)에 의해 선택되는 에스램 셀(2)에 데이타가 저장된다.
이때, 쓰기싸이클시 쓰기신호에 따라 비트라인 제어신호(BLC)는 저전위신호가 되어 비트라인 로드부(1)의 모스트랜지스터(M1,M2)는 턴오프되고, 데이타쓰기 제어신호(CWEN)가 고전위신호로 인가되므로, 풀다운 제어부(11)의 낸드게이트(NA11,NA12)는 데이타 입력(Data in,)을 반전시켜 전송하고, 낸드게이트(NA11,NA12)의 출력이 인버터(I11,I12)를 통해 다시 반전되어 데이타라인 풀다운부(5)의 모스트랜지스터(M12,M11)를 제어한다. 즉 데이타 입력(Data in)이 하이신호인 경우에는 데이타라인()은 로우노드가 되고, 데이타라인(D)이 하이노드가 되는데, 풀다운 제어부(11)에서 낸드게이트(NA11)에는 하이신호가 입력되어 반전된 후 인버터게이트(I11)를 통해 다시 반전되어 하이신호로 풀다운부(5)의 모스트랜지스터(M12)를 턴온시키므로, 로우노드측 데이타라인()은 풀다운되며, 풀다운 제어부(11)의 낸드게이트(NA12)에는 인버터게이트(I1)를 통해 로우신호로 반전된 데이타입력이 인가되어 반전되고 다시 인버터게이트(I12)를 통해 제반전되어 저전위신호가 출력되므로, 풀다운부(5)의 모스트랜지스터(M11)는 턴오프상태가 된다. 즉, 하이노드측의 데이타라인은 풀다운트랜지스터가 턴오프상태가 되어 풀다운 전류흐름이 없게 된다.
한편, 쓰기모드가 해제되면, 비트라인 제어신호(BLC)가 고전위 신호로 인가되어 비트라인 로드부(1)를 턴온시키고, 데이타쓰기 제어신호(CWEN)가 저전위신호가 되어 풀다운 제어부(11)의 낸드게이트(NA11,NA12)는 타측입력에 무관하게 고전위신호 출력이 되며, 이에 따라 인버터게이트(I11,I12)를 통해 저전위신호가 출력되어 풀다운부(5)는 오프상태에 있게된다. 또한 데이타입력 제어신호(CIEBN)가 고전위신호가 되어 데이타라인 풀업부(4)의 모스트랜지스터를 턴온시켜 데이타라인(D,)을 프리차지시킨다.
이상에서 설명한 바와 같이 본 고안은 쓰기싸이클에서 비트라인을 오프시키고, 데이타라인의 하이노드측으로 풀다운트랜지스터를 오프시키므로, 라이트 스테틱 커런트를 훨씬 줄일 수 있는 효과가 있다.

Claims (2)

  1. 에스램 셀 엑세스회로에 있어서, 쓰기신호와 동일위상의 비트라인 제어신호(BLC)를 비트라인(Bit,) 로드트랜지스터(M1,M2)의 게이트에 공통인가시키고, 데이타 패스게이트를 제어하는 데이타쓰기 제어신호(CWEN)에 따라 데이타 입력(Data in,)과 동일위상의 제어신호를 데이타라인(, D)을 풀다운시키는 모스트랜지스터(M12,M11)의 게이트에 각각 인가시켜 하이노드측, 풀다운트랜지스터를 오프시키는 풀다운제어부(11)를 포함시켜 구성한 것을 특징으로 하는 라이트 스테틱 커런트 감쇠회로.
  2. 제 1 항에 있어서, 풀다운 제어부(11)는 데이타쓰기 제어신호(CWEN)를 낸드게이트(NA11,NA12)의 일측입력으로 각각 인가하고, 그 낸드게이트(NA11,NA12)의 타측입력으로 각각 데이타 입력(Data in,)을 인가시키며, 그 낸드게이트(NA11,NA12)의 출력을 각기 인버터게이트(I11,I12)를 통하여 데이타라인 풀다운부(5)의 모스트랜지스터(M12,M11)게이트에 각각 인가되게 구성한 것을 특징으로 하는 라이트 스테틱 커런트 감쇠회로.
KR2019910010118U 1991-07-03 1991-07-03 라이트 스테틱 커런트 감쇠회로 KR940002661Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910010118U KR940002661Y1 (ko) 1991-07-03 1991-07-03 라이트 스테틱 커런트 감쇠회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910010118U KR940002661Y1 (ko) 1991-07-03 1991-07-03 라이트 스테틱 커런트 감쇠회로

Publications (2)

Publication Number Publication Date
KR930003504U KR930003504U (ko) 1993-02-26
KR940002661Y1 true KR940002661Y1 (ko) 1994-04-22

Family

ID=19315972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910010118U KR940002661Y1 (ko) 1991-07-03 1991-07-03 라이트 스테틱 커런트 감쇠회로

Country Status (1)

Country Link
KR (1) KR940002661Y1 (ko)

Also Published As

Publication number Publication date
KR930003504U (ko) 1993-02-26

Similar Documents

Publication Publication Date Title
EP0045133B1 (en) Bootstrap driver circuits for an mos memory
US4962487A (en) Static random access memory device with power down function
US4751683A (en) Static semiconductor memory device comprising word lines each operating at three different voltage levels
US9013949B2 (en) Memory access control system and method
US5187686A (en) Control circuit having outputs with differing rise and fall times
US5949735A (en) Row decoder for semiconductor memory device
KR100298182B1 (ko) 반도체메모리소자의출력버퍼
US6044010A (en) Five transistor SRAM cell
KR940002661Y1 (ko) 라이트 스테틱 커런트 감쇠회로
US4937792A (en) Static random access memory device with power down function
EP0271283A2 (en) Static semiconductor memory device having improved pull-up operation for bit lines
US5239237A (en) Control circuit having outputs with differing rise and fall times
JP2979185B2 (ja) ブロックライト制御機能を有するシンクロナスグラフィックｒａｍ
KR100206411B1 (ko) 정적전류 감소를 위한 반도체 메모리 장치
JPS60119691A (ja) メモリ回路
KR100271651B1 (ko) 센스증폭기
JP2590696B2 (ja) 半導体スタティックメモリ用ワード線駆動回路
JP2616724B2 (ja) 半導体メモリ装置
KR960007255B1 (ko) 입출력 변환이 빠른 데이타 출력 버퍼
KR940008121Y1 (ko) 워드라인 고속 인에이블 회로
JPH0135438B2 (ko)
JPH0325878B2 (ko)
KR950002020B1 (ko) 라이트 조절회로
KR100250684B1 (ko) 출력잡음에 의한 오동작을 배제하는 입력버퍼
JPH04356792A (ja) データバス増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050318

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee