KR940002550B1 - 레지스트 패턴 형성방법 - Google Patents

레지스트 패턴 형성방법 Download PDF

Info

Publication number
KR940002550B1
KR940002550B1 KR1019910003977A KR910003977A KR940002550B1 KR 940002550 B1 KR940002550 B1 KR 940002550B1 KR 1019910003977 A KR1019910003977 A KR 1019910003977A KR 910003977 A KR910003977 A KR 910003977A KR 940002550 B1 KR940002550 B1 KR 940002550B1
Authority
KR
South Korea
Prior art keywords
resist
layer
electron beam
pattern
polymer
Prior art date
Application number
KR1019910003977A
Other languages
English (en)
Other versions
KR920005771A (ko
Inventor
유꼬 나까무라
다꾸시 모또야마
Original Assignee
후지쓰 가부시끼가이샤
세끼사와 요시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼사와 요시 filed Critical 후지쓰 가부시끼가이샤
Publication of KR920005771A publication Critical patent/KR920005771A/ko
Application granted granted Critical
Publication of KR940002550B1 publication Critical patent/KR940002550B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/093—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antistatic means, e.g. for charge depletion
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor

Abstract

내용 없음.

Description

레지스트 패턴 형성방법
제1a 내지 d도는 단층이 레지스트 제조를 보여주는 횡단면도.
제2a 내지 f도는 본 발명에 따른 2층 구조 레지스트의 레지스트 제조를 보여주는 횡단면도.
본 발명은 전자빔 석판 인쇄술에 관한 것이며 특히 전기적 전하 작용을 가지는 중합체를 사용하는 미세한 전자빔 레지스트 패턴의 형성방법에 관한 것이다. 본 발명은 대규모(LST)회로, 대규모 직적(VLSI)회로, 대규모 집적VLSI)회로와 같은 반도체 장치, 그리고 버블 메모리 장치의 제조에 유익하게 활용될 수 있다.
통상적으로 LSIS,VLSIS그리고 다른 반도체 장치의 제조에 있어 소자에 요구되는 고밀도성과 통합성면에서 전자빔은 자외선(uv)방사선과 같은 종래 노출 소오스 대신의 노출 소오스 대신의 노출 소오스로서 사용되는 전자빔(EB) 석판인쇄술은 반도체 장치 또는 다른 장치의 생성에서 광범위하게 사용된다. 이것은 EB 석판인쇄술이 전자빔의 중요한 짧은 파장으로 미세한 서브마이크론 레지스트 패턴을 형성할 수 있기 때문이다.
EB 석판인쇄술에서 레지스트층의 표면이 기록되기 위하여 영상의 소정의 패턴에 따라 전자빔을 가지고 연속적으로 탐지되었다. 불행하게도 EB 탐지 또는 패턴 동안 새롭게 탐지될 위치는 근접한 노출된 위치에서 축적된 전기적 전하에 의하여 역효과를 끼친다. 레지스트층에 전기적 전하의 축적은 여기서 레지스트의 전하상승으로 나타낸다. 즉, 노출된 위치는 EB 과정에 의하여 전기적으로 충전되었고, 고안된 전기적 분야는 근접한 새로운 위치에 직접적인 방향의 탐지빔으로 영향을 받는다. 상세하게는 스캐닝빔은 전기적 분야에 영향을 미치고 변형된다. 따라서 레지스트층에 잠재 영상으로 기록된 빔의 노출 패턴은 잘못 정렬되거나 이동되고 또는 때때로 패턴 그자체가 빠지게 된다. 레지스트층의 문제인 "전하상승"는 실제적으로 피할 수 없으며 더우기 레지스트층의 두께 증가를 가속화할 수 있다. 명백하게 잘못정렬된 레지스트 패턴을 가지는 반도체 장치 물질은 일반적으로 허가없는 장치의 생성을 피하기 위하여 포기해야만 한다. 그것은 수득률이 낮고 생산 비용이 높다. 그러므로 상기 설명된 "전하상승" 문제를 일으키지 않는 개선된 EB 석판인쇄술이 시급히 필요하다.
EB 석판인쇄술이 반도체 장치 또는 다른 장치에서 다층배선을 형성하는데 사용될때, 기판의 계단 또는 지세모양으로 생기는 또다른 문제를 해결하는 근본이 된다. 즉, 비록 다층배선이 발생한 장치에서 회로의 집적도를 증가하려고 하지만 기판의 표면에 0.5 내지 1㎛의 높이를 가지는 계단을 생성한다. 기판 표면위 계단으로된 부분으로 인한 문제를 해결하기 위하여 단층 레지스트 구조용 레지스트층의 두께를 증가시켰다. 그러나 전술한 바와같이 이것은 레지스트층에서 전기적 전하의 축적을 가속시킨다.
기판의 표면에 계단부의 문제를 해결하기 위한 또 다른 제시된 방법은 2층 구조 레지스트를 사용하는 것이다. 2층 구조 레지스트에 의하면 기판 표면위 계단부는 첫째 하층 레지스트의 평편도를 초래하게 된다.
계단부의 평편하게 한후 EB 감도와 건식 에칭에 대한 저항력을 가지는 상층 레지스트는 하층 레지스트 위의 감소된 층 두께에 적용된다.
상층 레지스트는 EB-노출되고 현상되며 상층 레지스트의 발생 패턴은 건식 에칭 방법에 의하여 하층 레지스트에 전이된다. 이 방법은 계단식 기판 표면 위에 생성되도록 미세한 레지스트 패턴을 만족시킬 수 있다.
상기 설명으로부터 명백한 바와 같이 EB 레지스트층의 문제인 하전 상승이 없이 단층 구조 레지스트와 2층 구조 레지스트 둘다 유리하게 적용될 수 있는 개선된 EB 석판인쇄술의 정밀성이 요구된다.
EB 레지스트의 전하상승 문제가 매우 중요하므로, 다양한 특허 공보가 이미 이 문제를 토의 했고 층 또는 코팅이 레지스트층에 축적된 전기적 충전량을 방전하거나 일소시키는 것과같이 전기적 전도층 또는 코팅을 사용하므로 해결할 수 있음은 가르치고 있다.
더우기 이들 공보는 전기적 전도층이 종래 필름 형성방법 예를들면 Al 또는 Pt와 같은 금속 또는 Zn2O3와 같은 전기적 전도성 무기 물질의 진공증착 또는 금속, 전기전도성 무기물질, 탄소(C) 계면활성제 전하 전이지 또는 TCNQ(테트라시아노퀴노디메탈) 착염과 같은 착염들 공급자로서 분산된 관련된 물질를 함유하는 중합체 물질의 코팅등을 포함하는 방법에 의하여 형성될 수 있음을 나타낸다.
다음은 상기 기술을 나타내는 전형적인 특허공보의 실예들이다.
(1) 심사되지 않는 일본특허공보(Kokat) No 54-43681
(2) 일본 고까이 No 54-116883
(3) 일본 고까이 No 56-114323
(4) 일본 고까이 No 56-125833
(5) 일본 고까이 No 56-125834
(6) 일본 고까이 No 58-54633
(7) 일본 고까이 No 58-136029
(8) 일본 고까이 No 59-93441
(9) 일본 고까이 No 59-104136
(10) 일본 고까이 No 59-132124
(11) 일본 고까이 No 63-184128
(12) 일본 고까이 No 63-204724
(13) 일본 고까이 No 63-254728
(14) 일본 고까이 No 63-254729
그럼에도 불구하고 문제점은 이들 일본 고까이에 제시된 전도층의 형성에서 발생되며 진공증착 또는 스퍼터링 방법(sputtering method)이 추가적으로 계단과 특수 장치를 요구하므로 따라서 이러한 방법의 사용을 피하고 형성방법을 더 간단화 하는 것이 바람직하다. 더우기 분산되어 있는 금속이나 전도성 무기 물질과 같은 전도성 공급자를 가지는 중합체 물질은 전도층의 형성에 사용되며 생성된 층을 불충분한 층을 공급하게 되며 불량한 층을 초래한다.
예를 들면 전도성 물질에 분산된 작은 입자가 레지스트층 표면위에 남을 수 있으며 정밀하고 미세한 레지스트 패턴의 형성을 방해할 수 있다. 그러므로 계면활성제 또는 전하 전이제가 전도성 물질로 사용될때, 전기적 방전기능이 현저하게 감소하며 이것은 방전기능이 약제 또는 환경조건 즉 온도, 산소, 습도 등과 같은 다양한 인자로 인하여 현저하게 감소된다. 더우기, 전도층으로서 TCNQ 착염 중합체와 같은 전하 전이 착염 중합체는 축전 안정도를 감소시킨다. 왜냐하면 이런 복염 중합체의 성질은 산소 또는 습도가 존재하는 대기 조건으로 시간의 경과(약 1주에서 2 내지 3달)로 변화할 수 있다.
본 발명가는 U.S 특허출원 No 420,427(1989.10.12)에 나타나 있는 것과 같이 EB 레지스트층의 "전하상승" 문제가 특정 전도성 또는 반전도성 중합체 또는 비전도성 전구물질 그리고 자외선 방사선 노추에 마감한 포토-산 발생기로 이루어진 전도층과 전도층에 인접하여 위치되어 있는 EB 레지스트층을 사용하므로 해결될 수 있다.
이 발명에 의하면 EB 노출동안 레지스트층에 전기적 전하의 축적으로부터 발생하지 않는 전기적 또는 전도층온 높은 신뢰도를 가지고 생성될 수 있으며 따라서 미세한 EB 레지스트 패턴이 높은 재현성을 가지고 생성된다.
그럼에도 불구하고 본 발명에서 사용된 전도층은 포로-산 발생기를 함유하므로 중합체의 전도성을 증가시키기 위하여 uv 방사선에 전도층을 노출시키는 것이 필요하다. 그러므로, 패턴 형성방법을 단축하기 위하여 미리 노출되지 않는 단계를 가지는 개선된 EB 석판인쇄술의 설비가 요구된다.
따라서 본 발명의 목적은 지세모양 즉 계단으로된 기판을 가지는 기판위에 EB 레지스트를 형성하기 위한 방법을 제공하여 이런 방법은 상기 전술된 종래 기술의 문제를 해결할 수 있다.
종래 기술 방법은 아직 완결되지 않았기에 본 발명의 목적은 복잡한 방법과 장치의 사용없이 고 재현성과 정확성에서 패턴할 수 있는 EB 레지스트 실시할 수 있는 개선되 패턴 형성방법을 제공하는데 있다. 방법은 단층 구조 레지스트와 2층 구조 레지스트 둘다 유리하게 적용된다. 더우기, 본 발명의 방법에서 사용된 전기적 방전 물질은 고축전 안정성을 나타낸다.
본 발명가는 만약 전자빔 민감성 레지스트층이 전자빔 무감각성 중합체 층과 함께 디엔 중합체, 아세틸렌 중합체 그리고 알킬스틸렌 중합체로부터 선택된 중합체가 사용된다면 본 발명의 상기 설명된 목적이 달성될 수 있음을 발견하였다.
본 발명에 따라 레지스트 패턴 형성방법의 단계가 다음과 같이 주어졌다.
전자빔 민감성 레지스트층 형성 전후에 디엔 중합체. 아세틸렌 중합체 그리고 알킬스틸렌 중합체로 구성된 그룹으로부터 선택된 전자빔 무감각성 중합체 전자빔 민감성 레지스트층과 그것에 인접한 전기적 방전 중합체층을 결합 형성하기 위하여 기판에 인가되는 조건으로 기판 위에 전자빔 민감성 레지스트층을 형성하는 단계 ; 전자빔에 전자빔 민감성 레지스트층 넓게 패턴 노출하는 단계, 그리고 레지스트층의 노출된 영역 또는 비노출된 영역을 선택적으로 제거하기 위하여 넓게 패턴 노출하는 단계, 그리고 레지스트층의 노출된 영역 또는 비노출된 영역을 선택적으로 제거하기 위하여 넓게 패턴 노출된 레지스트층을 현상하는 단계이다.
여기서 사용된 기판은 제한되지 않으며 따라서 종래의 기판 물질이 여기서 사용될 수 있다. 어떤 경우는 기판이 기판위에 지세모양(계단으로된 부분)을 가져야 되는 데 이것은 다층배선 존재 때문이며 또 다른 방법으로 제조된다. 여기서 사용된 "기판"이란 용어는 기판 그 자체을 의미하기도 하며 또는 전기 전도층, 전기 절연층 또는 기판위에 형성된 배선을 포함하는 얇은층도 속한다. 물론, 기판 그 자체는 종래 물질 즉 유리 기판 또는 반도체 기판(예 : 규소 또는 SOI, (규소-온-절연체))으로 형성된다.
철저한 연구 후, 발명가들은 중합체의 일정한 형태가 전자빔 민감성 레지스트층 인접에 전기 방전층용으로 사용될 수 있음을 발견하였다. 결론을 아니지만 본 발명에서 유용한 전기적 방전 중합체는 전자빔에 노출하여 전하 전이를 일으킬 수 있다고 고려되었다.
즉, 라디칼은 EB 노출로 발생되며 따라서 발생된 라디칼은 전하 전이를 일으킬 수 있으며 EB 노출로 인하여 노출된 중합체 물질이 전하 전이 성질을 띄게 된다. 적당한 중합체로는 폴리 3,4-디페닐부타디엔, 폴리 클로로플렌, 폴리 페닐 아세틸렌, 폴리클로로페닐 아세틸렌 그리고 폴리 α-메틸스틸렌이다. 이들 각각의 중합체는 10-16Ω-1㎝-1의 전기적 전도성을 가지며 이는 전기적 절연물질이기 때문이다. 그러나 EB에 노출시 좋은 방전층을 나타낼 수 있다. 더우기 이들 전기적 방전 중합체는 종래의 전기적 전도 중합체와 대조하였을때 매우 안정하다.
본 발명의 패턴 형성방법이 단층 구조 레지스트에 응용될 때 전기 방전 중합체층은 단층 구조의 전자빔 민감성 레지스트층 위에 피복층으로 형성될 수 있다. 이 경우에 패턴 형성방법은 다음 단계로 이루어져 있다 ; 기판위에 전자빔 민감성 레지스트층의 형성 ; 전자빔 민감성 레지스트층 위에 전기 방전 중합체층의 형성 전자빔에 전기적 방전 중합체층을 통하여 전자빔 민감성 레지스트층을 넓게 패턴 노출하는 단계 ; 현상액으로 노출된 레지스트층을 현상하는 단계로 이루어졌다.
패턴 형성방법이 2층 구조 레지스트에 적용될 때 전기적으로 방전 중합체층이 2층 구조 레지스트에 있는 하층 레지스트로써 사용된다.
이 경우에 패턴 형성방법은 다음과 같은 단계로 이루어졌다 ; 기판위에 하층 레지스트로서 전기 방전 중합체층 형성 전기 방전 중합체 위에 상층 레지스트로서 전자빔 민감성 레지스트층 형성 ; 전자빔에 전자빔 민감성 레지스트층을 넓게 패턴 노출 단계 ; 현상액을 가지고 노출된 레지스트층을 현상 그리고 전기 방전 중합체층에 레지스트층의 패턴을 전이하기 위하여 마스크로서 현상된 레지스트층을 통하여 전기적 방전 중합체층을 건식 에칭하는 단계로 이루어졌다.
패턴 형성방법은 반도체 장치 생성에 바람직하게 사용되고 각 사용하는 동안 기판은 반도체 장치의 부품을 형성하기 위하여 마스크로서 패턴된 레지스트층을 사용하여 에칭될 수 있다.
본 발명의 전기적 방전 중합체는 두께가 약 1 내지 1.5㎛을 가지는 단층 레지스트 위에 약 500Å의 두께를 가지는 얇은층으로 사용돈다. 중래 양의 작동 또는 음의 작동 EB-민감성 레지스트 물질이 단층 레지스트를 형성하기 위하여 사용될 수 있으며, 그런 레지스트 물질의 전형적인 실예로는 "ZCMR-100"(닙뽄 제온 회사의 상표명), "CMS-EX"(도소 회사 상품명) "EBR-9"(도레이 회사 상품명), 그리고 "OEBR-1000"(도오교오 오까회사 상품명)이다. 이 대신에 EB 레지스트층의 EB 노출 동안 인가된 전자의 대부분은 기판의 표면에 반사된다. 그러나 몇몇은 기판 표면에 축적되고 이것은 레지스트층의 전하의 상승을 일으킨다. 그럼에도 불구하고 레지스트층이 설명된 전기 방전 중합체 층위를 덮고 레지스트층에 축적된 전기 전하는 효과적으로 방전될 수 있다.
유사하게 본 발명의 전기적 방전 중합체는 2층 구조 레지스트의 하층 레지스트로서 바람직하게 사용된다. 예를들면, 기판 표면의 지세모양을 평탄하게 하기 위하여 하층 레지스트로서 본 발명의 중합체는 약 1 내지 3㎛의 두께에 바람직하게 인가되며 상승 레지스트로서 EB-민감성 레지스트 물질은 약 1000 내지 200Å의 두께에서 바람직하게 사용된다. 상기 설명된 단층 레지스트에서 종래의 양의 작동 또는 음의 작동 EB-민감성 레지스트 물질이 상층 레지스트를 형성하기 위하여 사용될 수 있다.
이 대신에 전자는 레지스트층을 통하여 EB 노출을 통과하는 동안 레지스트층에 인가되고 두꺼운 하층의 전하상승을 일으키기 위하여 기판 표면에 반사된다. 그럼에도 불구하고 하층은 본 발명의 전기적 방전 중합체로 이루어졌기 때문에 여기에 축적된 전기적 전하를 효과적으로 방전하는 것이 가능하다.
EB 레지스트층에 인접하는 전기적 방전층으로 유용하고 적합한 중합체는 이미 언급되었으며 그러나 바람직하게 적합한 디엔 중합체는 다음 식(Ⅰ)에 의하여 나타난다.
Figure kpo00002
여기서 R1과 R2는 각각 수소원자, 치환되거나 비치환된 페닐기 또는 할로겐원자이며 n은 정수이다.
더우기 적합한 아세틸렌 중합체는 다음과 같은 식(Ⅱ)으로 나타낸다.
Figure kpo00003
여기서 R3과 R4는 수소원자, 치환되거나 비치환된 페닐기 또는 할로겐원자이며 n은 정수이다.
또한, 적합한 알킬-스틸렌 중합체는 다음식(Ⅲ)에 의하여 나타난다.
Figure kpo00004
위식에서 R2는 저급 알킬기, 그리고 n은 정수이다.
식(Ⅰ)의 디엔 중합체에서 페닐기, 폴리 3,4-디페닐부타디엔으로 나타낸 각각의 R1과 R2가 중합체로 사용될때 그리고 R1이 수소원자이고 R2가 염소원자일때 폴리 클로로플렌은 중합체로 사용된다. 식(Ⅱ)의 아세틸렌 중합체에서 R3가 H이고 R4가 페닐일때, 폴리 페닐 아세틸렌이 중합체로 사용되고 그리고 R3이 Cl이고 R4가 페닐이때 폴리 클로로페닐 아세틸렌은 중합체로 사용된다. R5가 메틸일때 식(Ⅲ)의 알킬스틸렌 중합체는 폴리 α-메틸 스틸렌이다.
본 발명의 패턴 형성방법은 본 발명의 두 좋은 실시예를 예시하는 도면(제1a 내지 d도, 제2a 내지 f도)을 수반하여 설명될 것이다. 즉, 비록 음의 작동 EB 레지스트의 사용이 제1a 내지 d도 그리고 제2a 내지 f도에 설명될지라도 양의 작동 EB 레지스트는 만족할만한 결과와 함께 본 발명의 방법에서 사용될 것이다.
제1a 내지 d도에서 보여주는 바와같이 단층 레지스트 방법을 사용하는 패턴 형성방법이 수행될 수 있다.
우선 제1a도에서 보여주는 것과 같이 음의 작동형 레지스트층 12는 기판 11 위에 형성된다. 보는 바와 같이 기판 11은 지세모양, 즉 계단으로 된 부분을 가진다. 제1b도에서 보는 바와 같이 전기적 방전층 13은 레지스트층 12에 덮혀진다. 방전층 13은 본 발명의 중합체의 용액으로 부터 스핀코딩에 의하여 형성될 수 있다. 제1c도에서 보는 바와 같이 방전층 13의 형성후 레지스트층 12는 전자빔(e-)의 패턴으로 방전층 13을 통하여 조사된다. 그리고 이 EB 패턴의 결과로 레지스트층의 노출된 영역 14는 가교 결합된다. 그러므로 현상 단계에서 사용된 현상액에 불용성이 된다. 방전층 13의 존재하이기 때문에 레지스트 12의 전기적 방전이 축정이 될 수 있다.
넓게 패턴 노출된 레지스트층은 노출되지 않는 레지스트층을 제거하기 위하여 현상액으로 현상되고 방전층이 덮혀진다. 제1d도에서 보여주는 바와같이 기판 11이 에칭된다.
2층 구조 레지스트 형성을 사용하는 패턴 형성 방법은 제2a 내지 f도에서 보여주는 바와 같이 수행된다.
우선, 제2a도에서 보여주는 바와 같이 하층 레지스트 또는 평편한 층 22(역시 전기방전층으로 사용)는 본 발명의 전기방전 중합체로 부터 기판 21에 형성된다. 기판 21은 지세모양을 가진다. 즉 제2b도에서 보여주는 바와같이 상층 레지스트 또는 음의 작동형 EB 레지스트층은 2층구조 레지스트를 구성하기 위하여 하층 레지스트 22 위에 덮혀진다. EB 레지스트층 23은 층 22보다 더 얇다. 그런다음, 상층 레지스트 23은 제2c도에서 보여주는 바와 같이 전자빔(e-)의 패턴을 가지고 조사된다. 전자빔은 본 발명의 방전층의 존재 때문에 비틀리지 않는다. 상층 레지스트의 노출된 영역 24는 EB 레지스트의 가교 결합으로 인하여 현상액에 불용성이다. EB 패턴의 완성후, 노출된 상층 레지스트 제2d도에서 나타난 노출되지 않은 영역만을 제거하기 위하여 현상액으로 현상된다. 그리고 제2e도에서 보여준 상층 레지스트의 패턴에 따라, 상층 레지스트의 패턴 24는 마스크로서 패턴된 레지스트 24를 통하여 레지스트 22를 건식에칭하므로 기초의 하층 레지스트 22에 전이된다. 하층 레지스트의 생성패턴 22는 제2f에서 보여주는 바와 같이 잘못 정렬되지 않는다.
비록 보이지는 않지만 제1a 내지 d도 그리고 제2a 내지 f도의 방법에서 양의 작동 레지스트를 사용하는 패턴형성이 기슬면에서 숙달된 인간에게 쉽게 이해하게 할 것이다.
본 발명은 다음 작동 실시예와 비교실시예를 통해 더 설명될 것이다.
[실시예 1]
크실렌에서 폴리 3,4-디페닐부타디엔의 15% 용액이 규소 기판 또는 와이퍼 위에 스핀코트된다. 그리고 2㎛의 두께를 가지는 하층 레지스트를 형성하기 위하여 100℃에서 20분 동안 굽는다. 그런다음 규소-함유 레지스트 용액, "SNR"(도쇼회사)는 두께 0.2㎛을 가지는 상층 레지스트를 형성하기 위하여 하층 레지스트에 스핀코트된다. 따라서 2층구조 레지스트를 얻게 된다.
즉, 2층 구조 레지스트는 잘못 정렬에 대하여 즉, EB 패턴후 얻은 레지스트 패턴의 이동레벨이 평가된다. 상층 레지스트는 25μC/㎠, 30kev의 가속된 전압에서 소정의 EB 패턴에 노출되고 메틸이소부틸케톤(MIBIC)으로 현상되며 이소프로필 알콜에 헹군다. 생성된 EB 레지스트 패턴의 측저은 패턴의 이동레벨이 0.15㎛임을 나타낸다.(수락됨)
[실시예 2]
실시예 1의 과정을 반복한다. 단, 폴리 페닐 아세틸렌이 폴리 3,4-디페닐부타디엔 대신에 사용된다. 그리고 크실렌에 폴리 페닐 아세틸렌 22% 용액이 규소 기판위에 스핀코트되고 100℃ 20분간 굽는다. 생성된 EB 레지스트 패턴의 측정은 패턴의 이동레벨이 0.18㎛(수락됨)임을 나타낸다.
[실시예 3]
실시예 1의 방법을 반복하며 이때 폴리 α-메틸스틸렌이 폴리 3,4-디페닐부타디엔 대신에 사용되고 모노클로로벤젠에 폴리 α-메틸스틸렌 18% 용액이 규소 기판위에 스핀코트된다. 그리고 100℃ 20분간 굽는다. 생성된 EB 레지스트 패턴의 측정은, 패턴의 이동레벨이 0.18㎛임을 나타낸다.(수락됨)
[실시예 4]
실시예 1의 고정을 반복하며 폴리 클로로플렌이 폴리 3,4-디페닐부타디엔 대신에 사용되며 크실렌이 폴리 클로로폴렌의 15% 용액이 규소 기판위에 스핀코트되고 100℃에서 20분동안 굽는다. 생성된 EB 레지스트 패턴의 측정은 패턴의 이동레벨이 0.10㎛임을 나타낸다.(수락됨)
[실시예 5]
실시예 1의 과정을 반복하여 폴리 클로로페닐 아세틸렌이 폴리 3,4-디페닐부타디엔 대신에 사용되며 크실렌에 폴리 클로로페닐 아세틸렌 15% 용액이 규소 기판위에 스핀코트되고 100℃에서 20분동안 굽는다. 생성된 EB 레지스트 패턴의 측정은 패턴의 이동레벨이 0.15㎛임을 나타낸다.(수락됨)
[비교실시예 1]
실시예 1의 방법을 반복하며 비교의 목적을 위하여 페놀-노보락 수지로 이루어진 일반 사용가능한 양의 레지스트 "OFPR"가 폴리 3,4-디페닐부타디엔 대신에 사용된다. 그리고 레지스트 용액이 규소 기판위에 스핀코트되며 180℃ 20분간 굽는다. 생성한 EB 레지스트 패턴의 측정은 패턴의 이동레벨이 0.25㎛임을 나타낸다.(수락되지 않음)
[실시예 6]
폴리 메틸메타크릴레이트의 레지스트 용액(DMMA) : "OEBR"(도오쿄 오까 회사)가 규소 기판위에 2㎛의 두께에 스핀코트된다.
그리고 180℃에서 20분간 굽는다. 그다음 단층 레지스트를 형성하기 위하여 건조시킨다. 단층 레지스트의 형성후, 크실렌에 폴리 클로로플렌 10% 용액이 명백히 형성된 레지스트 코팅위에 스핀코트된다. 그리고 가열되며 두께 500Å을 가지는 본 발명의 방전층을 형성하기 위하여 100℃에서 건조된다.
다음, 잘못 정렬되었는가의 평가를 위하여 즉, 칩의 4코너에 정렬 부호의 위치를 EB 패턴 하기전에 이들로부터 레지스트 코팅은 25μC/㎠와 가속 전압 30kev에서 소정의 EB 패턴에 노출된다. 노출된 영역은 칩의 전영역의 20%이다. 노출된 레지스트 코팅의 EB 패턴부 얻어진 레지스트 패턴의 이동레벨이 측정된다. 이 측정후, 레지스트 코팅은 MIBK로 현상되고 IPA에 헹군다. 헹군후 EB 노출 전후의 정렬부호의 위치를 비교하기 위하여 칩의 정렬부호의 위치를 다시 측정한다. 그리고 패턴의 이동레벨을 측정한다. 비교 결과 패턴의 이동레벨이 005㎛임이 나타났다.(수락됨)
[실시예 7 내지 10]
실시예 6의 방법을 번복하고 표 1에 나타난 중합체 용액을 폴리 클로로플렌의 10% 크실렌 용액 대신에 사용한다. 결과도 역시 표 1에 나타나 있다.
[표 1]
Figure kpo00005
상기 결과는 이들 실시예에서 얻어진 패턴의 이동레벨이 수락됨을 나타낸다.
[비교실시예 2]
실시예 6의 방법을 반복하며 비교를 위하여 크실렌에 폴리 클로로폴렌 10% 용액이 PMMA 레지스트 코팅위에 덮혀지지 않는다. EB 노출 전후에 정렬부호 위치를 비교한 결과 패턴의 이동레벨이 0.45㎛임을 나타냄.(수락되지 않음)

Claims (10)

  1. 전자빔 민감성 레지스트층 형성 전후 디엔 중합체, 아세틸렌 중합체 그리고 알킬스틸렌 중합체로 부터 선택된 전자빔 민감성 중합체가 전자빔 민감성 레지스트층와 인접한 전기 방전 중합체층의 결합을 형성하기 위하여 기판에 인가되는 전자빔 민감성 레지스트를 기판위에 형성하는 단계 ; 전자빔에 전자빔 민감성 레지스트층을 넓게 패턴 노출하는 단계 ; 레지스트의 노출되거나 비노출된 영역을 선택적으로 제거하기 위하여 넓게 패턴 노출된 레지스트를 현상하는 단계로 이루어진 레지스트 패턴 형성방법.
  2. 제1항에 있어서, 디엔 중합체가 폴리 3,4-디페닐부타디엔 또는 폴리 클로로폴렌인 레지스트 패턴 형성방법.
  3. 제1항에 있어서, 아세틸렌 중합체가 폴리 페닐아세틸렌 또는 폴리 클로로페닐 아세틸렌인 레지스트 패턴 형성방법.
  4. 제1항에 있어서, 알킬 스틸렌 중합체가 폴리 α-메타스틸렌인 레지스트 패턴 형성방법.
  5. 제1항에 있어서, 전기적 방전 중합체층이 단층 구조 레지스트의 전자빔 민감성 레지스트 위에 덮혀진 층으로 형성된 레지스트 패턴 형성방법.
  6. 제5항에 있어서, 기판위에 전자빔-민감성 레지스트층의 형성단계 ; 전자빔 민감성 레지스트층 위에 전기적 방전 중합체층을 형성하는 단계 ; 전자빔에 전기적 방전 중합체를 통하여 전자빔 민감성 레지스트층을 넓게 노출하는 단계 그리고 현상액으로 노출된 레지스트를 형성하는 단계로 이루어진 패턴 형성방법.
  7. 제1항에 있어서, 전기적 방전 중합체가 2층 구조 레지스트에 하층 레지스트로서 사용된 레지스트 패턴 형성방법.
  8. 제7항에 있어서, 기판위에 상층 레지스트로서 전기적 방전 중합체층을 형성하는 단계 ; 전기적 방전 중합체 위에 상층 레지스트로서 전자빔 민감성 레지스트층을 형성하는 단계 ; 전자빔에 전자빔 민감성 레지스트층을 넓게 패턴 노출하는 단계 ; 현상액으로 노출된 레지스트층을 현상하는 단계 ; 그리고 전기 방전 중합체층에 레지스트층의 패턴을 전이하기 위하여 마스크로서 현상된 레지스트층을 통하여 전기 방전 중합체층을 건식에칭하는 단계로 이루어진 레지스트 패턴 형성방법.
  9. 제1항에 있어서, 반도체 장치의 생성물에 사용되는 레지스트 패턴 형성방법.
  10. 제9항에 있어서, 기판이 반도체 장치의 부품을 형성하기 위하여 마스크로서 패턴된 레지스트층을 통하여 에칭된 레지스트 패턴 형성방법.
KR1019910003977A 1990-03-13 1991-03-13 레지스트 패턴 형성방법 KR940002550B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02-061555 1990-03-13
JP2061555A JPH03261953A (ja) 1990-03-13 1990-03-13 微細パターンの形成方法

Publications (2)

Publication Number Publication Date
KR920005771A KR920005771A (ko) 1992-04-03
KR940002550B1 true KR940002550B1 (ko) 1994-03-25

Family

ID=13174478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910003977A KR940002550B1 (ko) 1990-03-13 1991-03-13 레지스트 패턴 형성방법

Country Status (3)

Country Link
EP (1) EP0449439A1 (ko)
JP (1) JPH03261953A (ko)
KR (1) KR940002550B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3019506B2 (ja) * 1991-08-13 2000-03-13 東レ株式会社 二層構造感放射線性レジストおよびその製造方法
GB2325439A (en) * 1997-05-23 1998-11-25 Gersan Ets Marking diamond gemstone by plasma or ion beam etching through a laser ablated resist
IL124592A (en) * 1997-05-23 2002-07-25 Gersan Ets Method of marking a gemstone or diamond
JP2001189265A (ja) * 2000-01-05 2001-07-10 Advantest Corp マスク、半導体素子製造方法、電子ビーム露光装置、荷電ビーム処理装置において用いられる部材
JP6556029B2 (ja) * 2015-11-18 2019-08-07 Hoya株式会社 レジスト層付きマスクブランク、レジスト層付きマスクブランクの製造方法、及び、転写用マスクの製造方法
US10347486B1 (en) * 2017-12-19 2019-07-09 International Business Machines Corporation Patterning material film stack with metal-containing top coat for enhanced sensitivity in extreme ultraviolet (EUV) lithography
KR102278459B1 (ko) * 2018-08-21 2021-07-16 삼성에스디아이 주식회사 중합체, 유기막 조성물 및 패턴 형성 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3894163A (en) * 1971-03-08 1975-07-08 Western Electric Co Additives to negative photoresists which increase the sensitivity thereof
DE3048445A1 (de) * 1980-12-22 1982-07-22 Basf Ag, 6700 Ludwigshafen Verfahren zur herstellung von elektrisch leitfaehigen polymeren systemen und deren verwendung in der elektrotechnik und zur antistatischen ausruestung von kunststoffen
US4702993A (en) * 1985-11-25 1987-10-27 Rca Corporation Treatment of planarizing layer in multilayer electron beam resist
JPH01118126A (ja) * 1987-10-31 1989-05-10 Fujitsu Ltd パターン形成方法
EP0348961B1 (en) * 1988-06-29 1994-01-26 Matsushita Electric Industrial Co., Ltd. Fine pattern forming material and pattern forming method

Also Published As

Publication number Publication date
EP0449439A1 (en) 1991-10-02
KR920005771A (ko) 1992-04-03
JPH03261953A (ja) 1991-11-21

Similar Documents

Publication Publication Date Title
US5589270A (en) Processed substrate obtained by a process for effecting suppression of electrification
KR930006125B1 (ko) 레지스트 패턴들을 형성하기 위한 전기 도전층 조성물 및 공정
KR930000293B1 (ko) 미세패턴형성방법
KR100293401B1 (ko) 고커패시턴스축적절점구조물의제조방법
US5370969A (en) Trilayer lithographic process
US4968583A (en) Pattern forming method employing electron beam lithography
KR940002550B1 (ko) 레지스트 패턴 형성방법
Shaw et al. Organosilicon polymers for lithographic applications
US5906912A (en) Processes for forming resist pattern and for producing semiconductor device
KR940002549B1 (ko) 레지스트 조성물과 패턴 형성방법
US6482558B1 (en) Conducting electron beam resist thin film layer for patterning of mask plates
US5326670A (en) Process for forming resist pattern
EP0390038A2 (en) Fine Pattern forming method
JPS62241338A (ja) パタ−ン形成方法
JP2555657B2 (ja) 二層構造電子線レジスト用下層レジスト
EP0268595B1 (en) Pattern transfer process for fabricating integrated-circuit devices
JPH08203877A (ja) パターン形成方法
JP2506952B2 (ja) 微細パタ―ン形成方法
JPH02156244A (ja) パターン形成方法
JPH11295886A (ja) パターン形成方法
JP2586584B2 (ja) 微細パターン形成方法
Huang et al. Current developments of a high-performance CA resist for mask-making application
JPH0318179B2 (ko)
JPH0640221B2 (ja) ネガティブ・レジスト組成物を使用したリソグラフィ方法
JPH05210242A (ja) 導電性レジスト

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980317

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee