KR940002455Y1 - Semiconductor wafer test equipment with test signal check board - Google Patents

Semiconductor wafer test equipment with test signal check board Download PDF

Info

Publication number
KR940002455Y1
KR940002455Y1 KR2019910015026U KR910015026U KR940002455Y1 KR 940002455 Y1 KR940002455 Y1 KR 940002455Y1 KR 2019910015026 U KR2019910015026 U KR 2019910015026U KR 910015026 U KR910015026 U KR 910015026U KR 940002455 Y1 KR940002455 Y1 KR 940002455Y1
Authority
KR
South Korea
Prior art keywords
test
semiconductor wafer
signal
probing
assembler
Prior art date
Application number
KR2019910015026U
Other languages
Korean (ko)
Other versions
KR930007517U (en
Inventor
신현대
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910015026U priority Critical patent/KR940002455Y1/en
Publication of KR930007517U publication Critical patent/KR930007517U/en
Application granted granted Critical
Publication of KR940002455Y1 publication Critical patent/KR940002455Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Abstract

내용 없음.No content.

Description

레스트신호 체크용 보드가 구비된 반도체 웨이퍼 레스트장치Semiconductor wafer rest device with rest signal check board

제 1 도는 통상적인 반도체 웨이퍼 테스트 장치의 구성을 보이는 구성도.1 is a block diagram showing the configuration of a conventional semiconductor wafer test apparatus.

제 2 도는 종래 기술에 의한 실시한 테스트 신호의 체크 방법을 설명하기 위한 작용상태도.2 is an operational state diagram for explaining a method of checking a test signal performed according to the prior art.

제 3 도는 본 고안에 의한 테스트신호 체크용 보드가 구비된 반도체 웨이퍼 테스트 장치의 구성을 보이는 구성도.3 is a block diagram showing the configuration of a semiconductor wafer test apparatus equipped with a test signal check board according to the present invention.

제 4 도는 제 3 도의 요부 상세도.4 is a detailed view of the main part of FIG.

제 5 도는 본 고안에 의한 테스트신호 체크용 보드와 신호외부 전달용 단자가 연결된 상태를 보이는 도면.5 is a view showing a state connected to the test signal check board and the signal external transmission terminal according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 반도체웨이퍼 2 : 프로브카드(Prob Card)1: semiconductor wafer 2: probe card

2a : 팁(Tip) 3 : 프로빙어셈블러(Probing Assembler)2a Tip 3: Probing Assembler

3a, 3b : 포고핀(pogo pin) 4 : 테스트 인터페이스 보드(test interface board)3a, 3b: pogo pin 4: test interface board

5 : 테스트헤드(test head) 5a : 테스트헤드 포고핀5: test head 5a: test head pogo pin

10 : 테스트신호 체크용 보드 11 : 테스트 인터페이스 보드 접속용 포고핀10: Test signal check board 11: Pogo pin for test interface board connection

12 : 프로빙어셈블리 접속패드 13 : 신호외부 전달용단자12: Probing assembly connection pad 13: Signal external transmission terminal

14 : 접속신호선14: connection signal line

본 고안은 반도체 제조분야에 사용되는 반도체 웨이퍼 테스트 장치에 관한것으로, 특히 테스트 장치의 실시간 테스트신호를 외부에서 용이하게 체크할 수 있도록 한 테스트신호 체크용 보드가 구비된 반도체 웨이퍼 테스트 장치에 관한 것이다.The present invention relates to a semiconductor wafer test apparatus used in the semiconductor manufacturing field, and more particularly, to a semiconductor wafer test apparatus having a test signal check board for easily checking the real-time test signal of the test apparatus from the outside.

반도체 패키지 제조분야에 사용되는 반도체 웨이퍼의 상태를 테스트(test)하는 통상의 반도체 웨이퍼 테스트 장치가 제 1 도에 도시되어 있는바, 이러한 종래의 반도체 웨이퍼 테스트장치는 반도체 웨이퍼(wafer)(1)의 각 칩에 형성된 복수개의 알루미늄패드(Al pad)(도시되지 않음)에 접속되는 복수개의 팁(tip)(2a)이 구비된 프로브카드(2)와, 그 프로브카드(Prob Card)(2)의 신호단자와 접속되는 복수개의 포고핀(pogo pin)(3a)이 구비된 프로빙 어셈블러(Probing Assembler)(3)와, 그 프로빙 어셈블러(3)의 상측에 구비된 신호연결용 포고핀(3b)과 연결되는 복수개의 신호단자를 가지는 테스트 인터페이스 보드(test interface board)(4)와, 그 테스트 인터페이스 보드(4)의 상측에 접속되는 복수개의 테스트헤드 포고핀(5a)이 하측에 구비된 테스트헤드(5)로 구성되어 있다.A conventional semiconductor wafer test apparatus for testing the state of a semiconductor wafer used in the field of semiconductor package manufacturing is shown in FIG. 1, which is a conventional semiconductor wafer test apparatus. A probe card 2 having a plurality of tips 2a connected to a plurality of aluminum pads (not shown) formed on each chip, and a probe card 2 of the probe card 2; A probing assembler 3 having a plurality of pogo pins 3a connected to a signal terminal, and a signal connection pogo pin 3b provided above the probing assembler 3; A test interface board having a plurality of signal terminals connected thereto, and a test head having a plurality of test head pogo pins 5a connected to an upper side of the test interface board 4. It consists of 5).

이와 같이 구성되는 종래의 반도체 웨이퍼 테스트 장치는 웨이퍼에 각각 설계된 반도체칩의 사용가/불가 상태를 용이하게 검사 할 수 있는 것이나, 각 반도체칩에 형성된 복수개의 알루미늄패드의 불량상태를 검사하는 데에는 어려움이 있는 것이었다.The conventional semiconductor wafer test apparatus configured as described above is capable of easily inspecting whether a semiconductor chip designed for each wafer is used or not, but has difficulty in inspecting a defective state of a plurality of aluminum pads formed on each semiconductor chip. Was.

예를 들어 설명하면, 어떤 하나의 반도체칩을 테스트한 결과가 불량으로 판명되었다면, 그 반도체칩에 형성된 복수개의 알루미늄패드중 어떤 패드가 불량인지 또는 접속이 안되었는지를 확인하기가 매우 어려운 것이었다.For example, if a test result of any one semiconductor chip is found to be defective, it is very difficult to determine which of the plurality of aluminum pads formed on the semiconductor chip is defective or not connected.

즉, 종래의 반도체 웨이퍼 테스트 장치를 이용하여 테스트 신호의 실시간 체크를 하기 위해서는 제 2 도에 도시한 바와 같이, 프로빙 어셈블러(3)의 상, 하측 포고핀(3a)(3b)을 각각의 테스트신호 체크용 접속신호선(6)으로 접속시켜야 하는 어려움이 있었으며, 매 테스트시 마다 상기한 바와 같은 작업을 반복해야 하는 번거로움이 있었다.That is, in order to check the test signal in real time using a conventional semiconductor wafer test apparatus, as shown in FIG. 2, the upper and lower pogo pins 3a and 3b of the probing assembler 3 are respectively tested. There was a difficulty in connecting to the check connection signal line 6, and there was a need to repeat the above-described operation in every test.

더우기, 접속신호선(6)이 매우 복잡하게 여러 가닥으로 구성되어 있어 실제적으로는 상기한 바와 같은 작업이 불가능한 등의 여러 문제점이 있었다.In addition, the connection signal line 6 is composed of a plurality of strands in a very complicated manner, and there are various problems such as the above-mentioned operation is impossible in practice.

이를 감안하여 안출한 본 고안은 통상의 반도체 웨이퍼 테스트 장치에 실시간 테스트 신호를 체크하기 위한 테스트신호 체크용 보드를 설치하여, 상기 테스트장치의 실시간 테스트신호를 외부로 쉽게 추출할 수 있도록 구성한 것으로, 이를 첨부한 도면에 의하여 좀 더 상세히 설명하면 다음과 같다.The present invention devised in view of this is to install a test signal check board for checking the real-time test signal in a conventional semiconductor wafer test device, it is configured to be easily extracted to the outside of the real-time test signal of the test device, When described in more detail by the accompanying drawings as follows.

즉, 본 고안에 의한 테스트신호 체크용 보드가 구비된 반도체 웨이퍼 테스트 장치는 제 3 도 내지 제 5 도에 도시한 바와, 반도체 웨이퍼(1)의 각 칩에 형성된 알루미늄패드에 접속되는 복수개의 팁(2a)이 구비된 프로브카드(2)와 그 프로브카드(2)의 상부에 결합되는 프로빙 어셈블러(3)와 그 프로빙 어셈블러(3)의 상부에 결합되는 테스트 인터페이스 보드(4)와 그 테스트 인터페이스 보드(4)의 상측에 접속되는 복수개의 테스트 헤드 포고핀(5a)이 구비된 테스트헤드(5)로 구성된 통상의 반도체 웨이퍼 테스트장치에 있어서, 상기 테스트 인터페이스 보드(4)의 신호단자와 접속되는 포고핀(11)과, 그 반대측에 구비되며 프로빙 어셈블러(3) 측의 포고핀(3b)와 접속되는 프로빙 어셈블러 접속패드(12)와, 그 패드(12)와 연결되는 신호 외부전달용 단자(13)로 구성되어 있다.That is, the semiconductor wafer test apparatus including the test signal check board according to the present invention includes a plurality of tips connected to the aluminum pads formed on each chip of the semiconductor wafer 1 as shown in FIGS. 3 to 5. A probe card 2 having a 2a), a probing assembler 3 coupled to an upper portion of the probe card 2, a test interface board 4 coupled to an upper portion of the probing assembler 3, and a test interface board thereof A conventional semiconductor wafer test apparatus composed of a test head (5) having a plurality of test head pogo pins (5a) connected to an upper side of (4), wherein the pogo is connected to a signal terminal of the test interface board (4). A probing assembler connecting pad 12 provided on the pin 11 and the opposite side and connected to the pogo pin 3b on the side of the probing assembler 3, and a terminal 13 for signal external transmission connected to the pad 12; Consist of All.

상기 신호외부 전달용 단자(13)는 제 5 도에 도시한 바와 같이, 테스트신호 체크용 보드(10)의 프로빙 어셈블리 접속패드(12)와 접속신호선(14)으로 연결되어 있다.The signal external transmission terminal 13 is connected to the probing assembly connection pad 12 of the test signal check board 10 and the connection signal line 14, as shown in FIG.

이와 같이 구성된 본 고안에 의한 테스트신호 체크용 보드가 구비된 반도체 웨이퍼 테스트 장치는 테스트 장비의 실시간 테스트 신호를 외부로 용이하게 추출할 수 있고, 이와 같이 추출된 실시간 테스트 신호는 외부신호 전달용 단자(13)에 의해 테스트신호 체크용 계측기(도시되지 않음)로 보내져 테스트 장치의 실시간 테스트 신호를 외부에서 손쉽게 체크할 수 있는 것이다.The semiconductor wafer test apparatus having the test signal check board according to the present invention configured as described above can easily extract the real-time test signal of the test equipment to the outside, and the extracted real-time test signal is an external signal transmission terminal ( 13) is sent to a test signal check instrument (not shown) to easily check the real-time test signal of the test device from the outside.

즉, 프로빙 어셈블러(3)의 포고핀(3b)과 접속되는 프로빙 어셈블러 접속패드(12)에 의해 테스트 인터페이스보드(4)로 부터의 신호가 프로빙어셈블러(3)와, 외부신호 전달용 단자(13)로 전달되어 외부에서 실시간 테스트 신호를 용이하게 체크할 수 있게 되는 것이다.That is, the signal from the test interface board 4 is transmitted to the probing assembler 3 and the external signal transmission terminal 13 by the probing assembler connecting pad 12 connected to the pogo pin 3b of the probing assembler 3. It can be easily checked in real time test signal from outside.

이상에서 상세히 설명한 바와 같이 본 고안에 의한 테스트신호 체크용 보드가 구비된 반도체 웨이퍼 테스트장치는 그 테스트 장치의 실시간 테스트 신호를 외부에서 용이하게 체크하기 위한 테스트 신호 체크용 보드를 테스트장치의 테스트 인터페이스 보드와 프로빙 어셈블러 사이에 설치하여 구성함으로써 테스트 장비의 셋업(set-up)시 및 테스트의 문제점 발생시 테스트 되고 있는 테스트신호의 실시간 체크가 용이하게 구현되므로 테스트신호의 실기간체크의 시간과 노력을 절감할 수 있으며, 각각의 테스트 장치에 쉽게 적용할 수 있는 효과가 있다.As described in detail above, the semiconductor wafer test apparatus provided with the test signal check board according to the present invention includes a test signal check board for easily checking a real-time test signal of the test device from the outside. By installing and configuring between and probing assembler, it is possible to easily check the test signal under test in case of test equipment set-up and test problem. It can be easily applied to each test device.

Claims (2)

반도체 웨이퍼(1)의 각 칩에 형성된 알루미늄 패드의 접속되는 복수개의 팁(2a)이 구비된 프로브카드(2)와, 그 프로브카드(2)의 상부에 결합되는 프로빙 어셈블러(3)와, 그 프로빙 어셈블러(3)의 상부에 결합되는 테스트 인터페이스 보드(4)와, 그 테스트 인터페이스 보드(4)의 상측에 접속되는 복수개의 테스트 헤드 포고핀(5a)이 구비된 테스트헤드(5)로 구성된 통상의 반도체 웨이퍼 테스트 장치에 있어서, 상기 테스트 인터페이스 보드(4)와 프로빙 어셈블러(3) 사이에 실시간 테스트신호 체크를 위한 테스트신호 체크용 보드(10)를 삽입설치하여 구성함을 특징으로 하는 테스트신호 체크용 보드가 구비된 반도체 웨이퍼 테스트장치.A probe card 2 having a plurality of tips 2a connected to aluminum pads formed on each chip of the semiconductor wafer 1, a probing assembler 3 coupled to an upper portion of the probe card 2, and Usually composed of a test interface board 4 coupled to an upper portion of the probing assembler 3 and a test head 5 provided with a plurality of test head pogo pins 5a connected to an upper side of the test interface board 4. In the semiconductor wafer test apparatus, the test signal check characterized in that the test interface board (4) and the probing assembler (3) is inserted into the test signal check board 10 for real-time test signal check is installed and configured Semiconductor wafer test apparatus provided with a board for use. 제 1 항에 있어서, 상기 테스트신호 체크용 보드(10)는 테스트 인터페이스 보드(4)의 신호단자와 접속되는 포고핀(11)과, 그 반대쪽에 구비되며 프로빙 어셈블러(3)의 포고핀(3b)과 접속되는 프로빙 어셈블러 접속패드(12)와, 그 패드(12)와 접속신호선(14)으로 연결되는 신호 외부 전달용 단자(13)로 구성된 것을 특징으로 하는 테스트신호 체크용 보드가 구비된 반도체 웨이퍼 테스트장치.The test signal checking board 10 is provided with a pogo pin 11 connected to a signal terminal of the test interface board 4 and a pogo pin 3b of the probing assembler 3. And a probing assembler connecting pad 12 connected to the circuit board and a terminal 13 for signal external transmission connected to the pad 12 and the connecting signal line 14. Wafer Testing Equipment.
KR2019910015026U 1991-09-14 1991-09-14 Semiconductor wafer test equipment with test signal check board KR940002455Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910015026U KR940002455Y1 (en) 1991-09-14 1991-09-14 Semiconductor wafer test equipment with test signal check board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910015026U KR940002455Y1 (en) 1991-09-14 1991-09-14 Semiconductor wafer test equipment with test signal check board

Publications (2)

Publication Number Publication Date
KR930007517U KR930007517U (en) 1993-04-26
KR940002455Y1 true KR940002455Y1 (en) 1994-04-15

Family

ID=19319302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910015026U KR940002455Y1 (en) 1991-09-14 1991-09-14 Semiconductor wafer test equipment with test signal check board

Country Status (1)

Country Link
KR (1) KR940002455Y1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385398B1 (en) * 2001-02-12 2003-05-23 프롬써어티 주식회사 Integrated circuit burn-in test apparatus having connection fail check mode, probing board and method for checking connection fail

Also Published As

Publication number Publication date
KR930007517U (en) 1993-04-26

Similar Documents

Publication Publication Date Title
US6856154B2 (en) Test board for testing IC package and tester calibration method using the same
JPH10335035A (en) Measuring mechanism for bga-ic
KR19980018938A (en) TEST HEAD FOR IC TESTER
US5949238A (en) Method and apparatus for probing large pin count integrated circuits
JP3730340B2 (en) Semiconductor test equipment
KR940002455Y1 (en) Semiconductor wafer test equipment with test signal check board
JPS62269075A (en) Apparatus for inspecting printed circuit board
JPS63211642A (en) Apparatus for testing semiconductor
KR200208209Y1 (en) Double sided probe card for wafer testing
US7459925B1 (en) Probe card
KR100231481B1 (en) Probe pad
KR930000386Y1 (en) Plcc socket testing equipment
KR950009876Y1 (en) Test board for semiconductor test machine
JP2586335Y2 (en) IC tester for both manual measurement and wafer measurement
JPS631250Y2 (en)
KR20030086000A (en) Semiconductor testing device of pogo pin
JPS6235644A (en) Semiconductor device
JPH03195974A (en) Probe card
KR100389909B1 (en) Probe card of wafer level test and connection method between test equipments
JPH1194894A (en) Wiring interface inspecting device for semiconductor testing apparatus
JPH0644586B2 (en) Probe device
JPH0729636Y2 (en) Semiconductor wafer inspection system
JPH05315411A (en) Test head
KR20000013186U (en) Board measurement test board
KR20060022148A (en) Tester system having inspection board and method of inspecting the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050318

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee