KR200208209Y1 - Double sided probe card for wafer testing - Google Patents
Double sided probe card for wafer testing Download PDFInfo
- Publication number
- KR200208209Y1 KR200208209Y1 KR2019950040167U KR19950040167U KR200208209Y1 KR 200208209 Y1 KR200208209 Y1 KR 200208209Y1 KR 2019950040167 U KR2019950040167 U KR 2019950040167U KR 19950040167 U KR19950040167 U KR 19950040167U KR 200208209 Y1 KR200208209 Y1 KR 200208209Y1
- Authority
- KR
- South Korea
- Prior art keywords
- probe
- tip
- pogo pin
- probe tip
- probe card
- Prior art date
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
본 고안은 가공완료된 웨이퍼에서 단위칩의 패턴불량 등을 테스트하는 프로브카드(Probe Card)에 관한 것으로서, 좀더 구체적으로는 그 구조를 개선하여 고가의 프로브카드에 브로브 팁을 양면으로 설치하여 수명을 연장시킬 수 있도록 한 것이다.The present invention relates to a probe card for testing a pattern defect of a unit chip on a processed wafer. More specifically, the structure of the probe chip is improved by installing a brobe tip on both sides of an expensive probe card to improve its lifespan. It is intended to be extended.
이를위해, 기판(1)에 중앙처리장치의 신호들을 프로브 팁(4)까지 인터페이스해 주는 포고핀 접속부(3)를 고정하고 통공(2)의 내측에는 프로브 팁을 고정하도록 된 것에 있어서, 상기 프로브 팁(4)을 상,하부 프로브 팁(4a)(4b)으로 구성하고 상기 상,하부 프로브 팁(4a)(4b)과 포고핀 접속부(3)의 일측에는 연결단(6a)(6b)을 형성하여 상기 연결단사이에 신호선(7)을 결선하여서 된 것이다.To this end, the probe 1 is fixed to the pogo pin connecting portion 3 for interfacing the signals of the central processing unit to the probe tip 4 on the substrate 1 and the probe tip inside the through hole 2. The tip 4 is composed of upper and lower probe tips 4a and 4b, and connecting ends 6a and 6b are formed at one side of the upper and lower probe tips 4a and 4b and the pogo pin connecting portion 3. It is formed by connecting the signal line 7 between the connecting end.
Description
제1도는 종래의 프로브 카드를 나타낸 사시도.1 is a perspective view showing a conventional probe card.
제2도는 프로브 팁이 에폭시 의해 고정된 상태를 나타낸 상세도.2 is a detailed view showing a state where the probe tip is fixed by epoxy.
제3도는 본 고안의 요부를 나타낸 사시도.Figure 3 is a perspective view showing the main part of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 기판 2 : 통공1 substrate 2 through hole
3 : 포고핀 접속부 4 : 프로브 팁3: pogo pin connection part 4: probe tip
4a : 하부 프로브 팁 4b : 상부 프로브 팁4a: lower probe tip 4b: upper probe tip
6a, 6b : 연결단 7 : 신호선6a, 6b: connection terminal 7: signal line
본 고안은 가공완료된 웨이퍼에서 단위칩의 패턴불량 등을 테스트하는 프로브카드(Probe Card)에 관한 것으로서, 좀더 구체적으로는 그 구조를 개선하여 고가의 프로브카드에 프로브 팁을 양면으로 설치하여 수명을 연장시킬 수 있도록 한 것이다.The present invention relates to a probe card for testing a pattern defect of a unit chip on a processed wafer. More specifically, the structure of the probe chip is improved by installing a probe tip on both sides of an expensive probe card to extend its life. It was made to be possible.
첨부도면 제1도는 종래의 프로브카드를 나타낸 사시도로써, 기판(1)의 중심부에 테스트되는 웨이퍼(도시는 생략함)가 노출되는 통공(2)이 형성되어 있고 상기 통공의 외주면에 위치되는 기판(1)의 양면에는 중앙처리장치(도시는 생락함)의 신호들을 프로브 팁까지 인터페이스(Interface)해 주는 포고핀 접속부(3)가 고정되어 있으며 통공에 근접된 기판에는 웨이퍼의 패드(도시는 생략함)와 접속되는 복수개의 프로브 팁(4)이 통공의 내부로 노출되게 고정되어 있다.1 is a perspective view of a conventional probe card, in which a through hole 2 through which a wafer (not shown) to be tested is exposed is formed at a central portion of the substrate 1, and a substrate positioned on an outer circumferential surface of the through hole ( On both sides of 1), the pogo pin connecting portion 3 for interfacing the signals of the central processing unit (not shown) to the probe tip is fixed, and the pad of the wafer (not shown) is placed on the substrate close to the through hole. ) And a plurality of probe tips 4 connected to each other are fixed to expose the inside of the through hole.
이때 상기 프로브 팁(4)은 에폭시(5)에 의해 기판(1)에 고정되어 칩의 테스트시 유동되지 않는다.In this case, the probe tip 4 is fixed to the substrate 1 by the epoxy 5 and does not flow during the test of the chip.
상기한 구조의 프로브 카드는 프로브 스테이션(Probe station)의 잠금장치에 의해 장비에 고정되고, 상기 포고핀 접속부(3)는 테스트 헤드에 있는 신호 전달용 포고핀(도시는 생략함)에 접속되므로 신호의 전달이 가능해지게 된다.The probe card of the above structure is fixed to the equipment by the locking device of the probe station, and the pogo pin connection part 3 is connected to the signal transmission pogo pin (not shown) in the test head, so that the signal Can be delivered.
따라서 테스트하고자 하는 웨이퍼가 이송수단에 의해 이송되어 웨이퍼에 형성된 단위칩의 패드가 순차적으로 프로브 팁(4)과 접속되면 중앙처리장치의 신호들과 칩에서 측정되는 출력신호들이 포고핀 접속부(3)와 연결되는 포고핀을 통해 중앙처리장치로 전달되므로 칩의 성능을 검사하게 된다.Therefore, when the wafer to be tested is transferred by the transfer means and the pads of the unit chips formed on the wafer are sequentially connected to the probe tip 4, the signals of the central processing unit and the output signals measured by the chip are connected to the pogo pin connecting portion 3. The pogo pin is connected to the central processing unit to check the performance of the chip.
상기한 바와 같은 성능검사를 거쳐 양품으로 판정되면 웨이퍼를 1스탭 이송시켜 다음 칩을 전술한 바와 같은 동작으로 테스트하게 되고, 불량인 경우에는 별도의 마킹핀(Marking pin)이 하강하여 불량임을 표시하게 된다.If it is determined that the product is good through the above-described performance test, the wafer is transferred by one step, and the next chip is tested by the operation as described above. In case of failure, a separate marking pin is lowered to indicate that it is defective. do.
그러나 이러한 종래의 프로브카드는 테스트시 프로브 팁(4)이 물리적으로 칩의 패드와 접속하여 테스트를 실시하기 때문에 프로브 팁의 수명이 한정됨과 동시에 두께가 비교적 얇기 때문에 작업자의 숙련정도에 따라 수명이 결정되므로 오동작 등으로 인해 프로브 팁이 변형될 경우에는 고가의 프로브카드 전체를 교체하여야 되는 문제점이 있었다.However, in the conventional probe card, the probe tip 4 is physically connected to the pad of the chip during the test, so that the life of the probe tip is limited and the thickness is relatively thin. Therefore, when the probe tip is deformed due to a malfunction, there is a problem in that the entire expensive probe card needs to be replaced.
본 고안은 종래의 이와 같은 문제점을 해결하기 위해 안출한 것으로써, 프로브카드에 고정되는 프로브 팁을 이중으로 형성하여 사용중인 프로브 팁의 변형 또는 마모 등으로 사용하지 못할 경우에 다른 일측의 프로브 팁을 이용, 재사용이 가능해질 수 있도록 하는데 그 목적이 있다.The present invention has been devised to solve such a problem in the prior art, and when the probe tip fixed to the probe card is formed in a double and the probe tip of the other side cannot be used due to deformation or wear of the probe tip being used, Its purpose is to make it possible to use and reuse it.
상기 목적을 달성하기 위한 본 고안의 형태에 따르면, 기판에 중앙처리장치의 신호들을 프로브 팁까지 인터페이스해 주는 포고핀 접속부를 고정하고 통공의 내측에는 프로브 팁을 교정하도록 된 것에 있어서, 상기 프로브 팁을 상,하부 프로브 팁으로 구성하고 상기 상,하부 프로브 팁과 포고핀 접속부의 일측에는 연결단을 형성하여 상기 연결단사이에 신호선을 결선함을 특징으로 하는 웨이퍼 테스트용 양면 프로브카드가 제공된다.According to an aspect of the present invention for achieving the above object, to fix the pogo pin connecting portion for interfacing the signals of the central processing unit to the probe tip on the substrate and to calibrate the probe tip inside the through hole, A double-sided probe card for wafer test is provided, which comprises upper and lower probe tips, and forms a connection end at one side of the upper and lower probe tips and a pogo pin connection part to connect a signal line between the connection ends.
이하, 본 고안을 일 실시예로 도시한 첨부된 도면 제3도를 참고로 하여 더욱 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to FIG. 3 of the accompanying drawings.
첨부도면 제3도는 본 고안의 요부를 나타낸 사시도로써, 본 고안의 구성중 종래의 구성과 동일한 부분은 그 설명을 생략하고 동일부호를 부여하기로 한다.Figure 3 is a perspective view showing the main part of the present invention, the same parts as the conventional configuration of the configuration of the present invention will be omitted with the same reference numerals.
본 고안은 기판(1)에 고정되는 프로브 팁(4)이 상,하부 프로브 팁 (4a)(4b)으로 구성되어 있고 상기 프로브 팁의 일측과 중앙처리장치(도시는 생략함)의 신호들을 프로브 팁(4)까지 인터페이스해 주는 포고핀 접속부(3)의 일측에는 프로브 팁의 갯수와 동일한 갯수의 연결단(6a)(6b)이 형성되어 있으며 상기 연결단은 신호선(7)으로 각각 연결되어 있다.In the present invention, the probe tip 4 fixed to the substrate 1 is composed of upper and lower probe tips 4a and 4b, and probes of one side of the probe tip and signals of a central processing unit (not shown) On one side of the pogo pin connecting portion 3, which interfaces up to the tip 4, the same number of connecting ends 6a and 6b as the number of probe tips is formed, and the connecting ends are connected by signal lines 7, respectively. .
이와 같이 구성된 본 고안의 작용, 효과를 설명하면 다음과 같다.Referring to the operation, effects of the present invention configured as described above are as follows.
먼저, 하부 프로브 팁(4a)을 이용하여 단위칩의 성능검사를 위해 기판(1)의 상면에 형성된 연결단(6a)(6b)의 사이를 신호선(7)으로 연결하여 중앙처리장치(도시는 생략함)의 신호들이 포고핀 접속부(3)와 신호선(7)을 통해 하부 프로브 팁(4a)까지 인터페이스해 주도록 한다.First, a central processing unit (not shown) is connected between the connection terminals 6a and 6b formed on the upper surface of the substrate 1 using the lower probe tip 4a to test the performance of the unit chip. Signals) to interface with the pogo pin connector 3 and the signal line 7 to the lower probe tip 4a.
상기한 바와 같이 연결단(6a)(6b)사이에 신호선(7)을 연결한 다음 포고핀 접속부(3)를 테스터의 헤드(도시는 생략함)에 있는 포고핀에 접속되게 프로브 카드를 테스터에 장착한다.Connect the signal line 7 between the connecting ends 6a and 6b as described above, and then connect the probe card 3 to the pogo pin at the head of the tester (not shown). Mount it.
이러한 상태에서 테스트하고자 하는 웨이퍼가 이송수단에 의해 이송되어 웨이퍼에 형성된 단위칩의 패드가 순차적으로 하부 프로브 팁(4a)과 접속되면 중앙처리장치의 신호들과, 칩에서 측정되는 출력신호들이 신호선(7)를 거쳐 포고핀 접속부(3)와 연결되는 포고핀을 통해 중앙처리장치로 전달되므로 칩의 성능을 검사하게 된다.In this state, when the wafer to be tested is transferred by the transfer means and the pads of the unit chips formed on the wafer are sequentially connected to the lower probe tip 4a, the signals of the central processing unit and the output signals measured by the chip are signal lines ( 7) is transmitted to the central processing unit through the pogo pin connected to the pogo pin connecting portion (3) to check the performance of the chip.
상기한 바와 같은 성능검사를 거쳐 양품으로 판정되면 웨이퍼를 1스탭 이송시켜 다음 칩을 전술한 바와 같은 동작으로 테스트하게 되고, 불량인 경우에는 별도의 마킹핀(Marking pin)이 하강하여 불량임을 표시하게 된다.If it is determined that the product is good through the above-described performance test, the wafer is transferred by one step, and the next chip is tested by the operation as described above. In case of failure, a separate marking pin is lowered to indicate that it is defective. do.
계속적으로 칩의 성능을 검사하다가 하부 프로브 팁(4a)이 마모되거나, 변형이 발생되어 사용치 못할 경우에는 상부 프로브 팁(4b)을 이용하여 칩의 성능을 검사할 수 있도록 연결단(6a)(6b)사이에 결선된 신호선(7)을 재배선한 다음 기판(1)을 뒤집어 포고핀 접속부(3)를 테스터의 헤드(도시는 생략함)에 있는 포고핀에 접속되게 프로브 카드를 테스터에 장착하므로써 계속적인 테스트작업이 가능해지게 되는 것이다.If the lower probe tip 4a is worn out or deformed and is not available due to the continuous test of the chip performance, the connection end 6a (to be used) can be tested using the upper probe tip 4b. By rewiring the signal lines 7 connected between 6b) and then flipping the substrate 1, the probe card is mounted on the tester so that the pogo pin connection part 3 is connected to the pogo pin at the head of the tester (not shown). Continuous testing is possible.
이상에서와 같이 본 고안은 프로브 팁을 상,하 프로브 팁을 갖는 이중구조로 형성하여 수멍을 2배로 연장하도록 되어 있으므로 비교적 가격이 비싼 프로브 카드의 교체에 따른 비용을 절감할 수 있게 된다.As described above, the present invention is formed to have a double structure having a probe tip up and down, so that the yoke is doubled, thereby reducing the cost of replacing a relatively expensive probe card.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950040167U KR200208209Y1 (en) | 1995-12-12 | 1995-12-12 | Double sided probe card for wafer testing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950040167U KR200208209Y1 (en) | 1995-12-12 | 1995-12-12 | Double sided probe card for wafer testing |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970046795U KR970046795U (en) | 1997-07-31 |
KR200208209Y1 true KR200208209Y1 (en) | 2001-01-15 |
Family
ID=60877664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019950040167U KR200208209Y1 (en) | 1995-12-12 | 1995-12-12 | Double sided probe card for wafer testing |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200208209Y1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100493223B1 (en) * | 1997-12-10 | 2005-08-05 | 신에츠 포리마 가부시키가이샤 | Probe and method for inspection of electronic circuit board |
KR100472700B1 (en) * | 2000-07-10 | 2005-03-08 | 이국상 | Probe card for testing semiconductor device |
-
1995
- 1995-12-12 KR KR2019950040167U patent/KR200208209Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970046795U (en) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100500452B1 (en) | Ball Grid Array Package Test Apparatus and Method | |
US20020030501A1 (en) | Semiconductor device test method | |
US20040119487A1 (en) | Test board for testing IC package and tester calibration method using the same | |
KR100268414B1 (en) | Probe card for testing a semiconductor device | |
EP0305076A2 (en) | Personality board | |
US6489791B1 (en) | Build off self-test (Bost) testing method | |
KR200208209Y1 (en) | Double sided probe card for wafer testing | |
JP3730340B2 (en) | Semiconductor test equipment | |
KR20200063009A (en) | Probe card | |
KR0117115Y1 (en) | Probe card for wafer test | |
JPH0221268A (en) | Contact type prober for electric inspection | |
TWI325500B (en) | Integrated circuit testing apparatus | |
KR940002455Y1 (en) | Semiconductor wafer test equipment with test signal check board | |
KR200156803Y1 (en) | Road board for semiconductor package inspection | |
KR100246320B1 (en) | Probe card for testing wafer | |
KR100280544B1 (en) | Probe Card for Semiconductor Wafer Inspection | |
KR100734256B1 (en) | Inspection jig of performance board for chip sorting process | |
KR20040018871A (en) | Vertical Type Probe Device | |
KR20050067758A (en) | Probe card | |
KR20040014063A (en) | Probe card for testing EDS | |
KR970006517Y1 (en) | Probe card of wafer test | |
KR950009876Y1 (en) | Test board for semiconductor test machine | |
KR20000019934U (en) | Probe card for inspecting semiconductor wafer | |
KR19990000861A (en) | Semiconductor device characteristic test apparatus | |
KR20040084287A (en) | Mother board of apparatus for testing probe card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |