KR940000659Y1 - 픽쳐 인 픽쳐 시스템에서의 필드 정지 및 프레임 정지 화면 발생 회로 - Google Patents

픽쳐 인 픽쳐 시스템에서의 필드 정지 및 프레임 정지 화면 발생 회로 Download PDF

Info

Publication number
KR940000659Y1
KR940000659Y1 KR2019880020942U KR880020942U KR940000659Y1 KR 940000659 Y1 KR940000659 Y1 KR 940000659Y1 KR 2019880020942 U KR2019880020942 U KR 2019880020942U KR 880020942 U KR880020942 U KR 880020942U KR 940000659 Y1 KR940000659 Y1 KR 940000659Y1
Authority
KR
South Korea
Prior art keywords
signal
picture
read
output
field
Prior art date
Application number
KR2019880020942U
Other languages
English (en)
Other versions
KR900013802U (ko
Inventor
김용제
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880020942U priority Critical patent/KR940000659Y1/ko
Publication of KR900013802U publication Critical patent/KR900013802U/ko
Application granted granted Critical
Publication of KR940000659Y1 publication Critical patent/KR940000659Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.

Description

픽쳐 인 픽쳐 시스템에서의 필드 정지 및 프레임 정지 화면 발생 회로
제1도는 본 고안의 시스템 블럭도.
제2도는 제1도중 필드 및 프레임 정지 판단부 구체회로도.
제3도는 본 고안에 따른 메모리 테이블도.
제4도는 영상신호의 우수 및 기수 필드에 따른 수직, 수평 동기 신호의 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 마이컴 20 : 제어 디코더 및 기입/독출 제어부
60 : 기입 어드레스 발생 및 타이밍 발생부
70 : 독출 어드레스 발생 및 타이밍 발생부
80 : 디지탈 아날로그 변환부 100 : 멀티플렉서
200 : 메모리 300 : 칼라 합성부
400 : 데이타 처리 및 출력회로 500 : 타이밍 발생부
601 : E/0 검출부 601 : 필드/프레임 정지 판단부
본 고안은 다중 화면을 발생하는 영상처리 시스템의 정지화면 발생장치에 관한 것으로서, 특히 P1P시스템에서의 필드(field)및 프레임(Frame)별 정지 화면을 발생하는 회로에 관한 것이다.
픽쳐-인-픽쳐(picture-in-picture : 이하 P1P라 함)기능을 가지는 종래의 P1P시스템에서 두개이 회면중 하나의 화면을 정지 화면으로 시청시에는 주로 프레임 단위의 정지화면만을 구현할 수 있었다. 프레임 단위로 P1P의 부화면을 정지 화면으로 구성할 경우 화면의 해상도는 증가하나 화면의 떨림을 제어할 수 없어 사용자가 시청하기에 불편한 단점이 있었다.
따라서 본 고안의 목적은 사용자의 선택에 의해 P1P제어기로 입력되는 선택정보의 입력에 의해 프레임 및 필드 단위로 부화면을 정지화면으로 선택할 수 있도록 하는 프레임 및 필드 정지화면 발생회로를 제공함에 있다.
이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.
제1도는 본 고안에 따른 시스템도로서, 키의 신호로 입력되는 화면기능정보를 분석하여 화면모드 선택신호(12)와 시스템을 동작시키기 위한 소정의 클럭(14) 및 스트로브 신호(16)를 발생하는 마이컴(10)과, 상기 마이컴(10)으로 부터 출력되는 화면모드 선택신호(12), 클럭(14)및 스트로브 신호(16)과, 동기분리회로(도시하지 않았음)로부터 분리출력되는 주, 부화면의 수직 및 수평 동기신호(MVs, SVs, MHs, SHs)를 디코딩하여 정지화면신호(22)를 출력함과 동시에 기입시작 제어신호(26), 독출시작 제어신호(24)및 기입/독출에 따른 어드레스 선택 제어신호(28)를 출력하는 제어 디코더 및 기입/독출 제어부(20)와, 상기 동기 분리회로로 부터 출력되는 주화면 및 부화면의 수평, 수직 동기신호들(MVs, SVs, MHs, SHs)및 소정 주기의 클럭의 입력에 응답하여 검출/판단 제어신호(1), 독출 타이밍 신호(2), 기입 타이밍 신호(3), 메모리 타이밍 신호(4), 데이터 출력 클럭(5), 데이터 제어신호(6)를 발생하는 타이밍 발생부(500)와, 입력되는 기입 혹은 독출 어드레스의 영역에 상기 타이밍 발생부(500)로 부터 출력되는 메모리 타이밍 신호(4)에 대응하는 입력되는 P1P용 비디오 데이터를 기입 혹은 기입된 데이터를 독출하는 메모리부(200)와, 상기 타이밍 발생부(500)로부터 출력되는 데이터 제어신호(6)에 따라 메모리부(200)로 부터 독출되는 비디오 데이터를 P1P용 해당 비트 데이터(R-Y,B-Y,Y)로 변환하여 래치하는 데이터 처리 및 출력회로(400)와, 상기 데이터 처리 및 출력회로(400)에서 래치 출력되는 디지탈 데이터(R-Y,B-Y,Y)를 상기 데이터 출력 클럭(5)에 의해 샘플링하여 아나로그 신호로 변환 출력하는 디지탈 아날로그 변환부(80)와, 상기 디지탈 아날로그 변환부(80)로 부터 출력되는 출력되는 (R-Y,B-Y,Y)신호를 칼라 합성하여 복합영상신호로 출력하는 칼라 합성부(300)와, 상기 제어 디코더 및 기입/독출 제어부(20)와 상기 타이밍 발생부(500)로부터 각각 출력되는 기입시작 제어신호(26)와 기입 타이밍 신호(3) 및 E/O (even /odd)판별신호에 의해 상기 메모리부(200)의 기입 어드레스와 리플레쉬 클럭을 발생하는 기입 어드레스 및 타이밍 발생부(60)와, 상기 제어 디코더 및 기입/독출 제어부(20)와 상기 타이밍 발생부(500)로부터 각각 출력되는 독출시작 제어신호(24)와 독출 타이밍 신호(2), E/O(even/odd)판별신호 및 독출 어드레스 변환 신호(RACS)의 입력에 의해 상기 메모리부(200)에 저장된 부화면의 프레임 영상 데이터 어드레스 및 부화면의 필드 영상 데이터 어드레스를 선택적으로 발생하는 독출 어르데스 및 타이밍 발생부(70)와, 상기 제어 디코더 및 기입/독출 제어부(20)로 부터 출력되는 어드레스 선택신호(28)에 따라 상기 기입 어드레스 및 타이밍 발생부(70) 혹은 돌출 어드레스 및 타이밍 발생부(60)의 출력을 상기 메모리부(200)의 어드레스 신호로 출력하는 멀티플렉서(100)와, 상기 제어 디코더 및 기입/돌출 제어부(20)와 상기 타이밍 발생부(500)로부터 각각 출력되는 정지화면신호(22)와 검출/판단 제어신호(1)의 입력에 응답하여 주화면과 부화면의 기수 및 우수필드를 검출하여 E/O판별신호를 상기 기입 어드레스 및 타이밍 발생부(60)와 독출 어드레스 및 타이밍 발생부(70)에 공급하는 E/O검출부(601)와, 상기 제어 디코더 및 기입/독출 제어브(20)와 상기 타이밍 발생부(500)로부터 각각 출력되는 정지화면신호(22)와 검출/판단 제어신호(1)의 입력에 응답하여 상기 정지화면신호(22)에 대응된 독출 어드레스 변환신호(RACE)를 상기 독출 어드레스 및 타이밍 발생부(70)로 출력하는 필드/프레임 정지 판단부(602)로 구성된다.
상기의 구성중, 상기 제어 디코더 및 기입/독출 제어부(20)로부터 출력되는 정지화면신호(22)는 프레임 화면 정지 혹은 필드 화면 정지를 선택하는 프레임 선택신호(FRS)와 필드 선택신호(F1S)를 포함하는 신호이다. 그리고 타이밍 발생부(500)로부터 출력되는 검출/판단 제어신호(1)는 주화면, 부화면의 수직, 수평 동기 신호들(MVs, SVs, MHs, SHs)와 소정의 클럭이 포함된 신호이다. 또한 메모리부(200)는 듀얼 포트 메모리의 구조을 가진다.
상기한 제1도와 같은 구성중 필드/프레임 정지 판단부(602) 및 상기 필드/프레임 정지 판단부(602)로부터 출력되는 독출 어드레스 변환신호(RACS)에 의해 독출어드레스를 변환하는 독출 어드레스 및 타이밍 발생부(60)의 구성을 제외하고는 본원 출원인에 의해 1988년 8월 23일자로 특허출원된 특허출원 제10702호(이하 "선출원"이라함)에 개시되어 있다.
제2도는 제1도에 도시된 필드/프레임 정지 판단부(602)의 구체회로도로서, 상기 제어 디코더 및 기입/독출 제어부(20)로부터 출력되는 정지화면신호(22)내의 필드 선택신호(F1S)에 의해 상기 검출 및 판단 제어신호(1)내의 주화면 수직 동기신호(MVs)를 게이팅하는 앤드 게이트(G1)와, 상기 제어 디코더 및 기입/독출 제어브(20)로부터 출력되는 정지화면신호(22)내의 프레임 선택신호(FRS)에 의해 상기 검출 및 판단 제어신호(1)내의 주화면 수직동기신호(MVs)를 게이팅하는 앤그 게이트(G2)와, 상기 앤드게이트(G1)의 출력을 클럭 단자로 입력하여 지연단자(Delay)(D)로 공급되는 전원(VDD)을 래치하여 지연후 출력하는 D플립플롭(FF1)과, 상기 앤드게이트(G2)의 출력 및 상기 D플립플롭(FF1)의 출력 신호를 논리합하여 독출 어드레스 변환 신호(RACS)를 출력하는 오아게이트(G3)로 구성된다.
제3도는 본 고안에 따른 메모리맵으로서 이는 메모리부(200)의 내부에 위치된 맵으로서, 그 프레임과 데이터가 저장된 상태를 나타내고 있다. 제4도는 우수및 기수 필드에 따른 수직동기신호와 수평동기신호의 관계를 나타내는 파형도이다. (4A)의 우수필드의 수직동기신호이고, (4B)는 우수필드의 수평동기신호이며, (4C)는 기수필드의 수직동기신호이고, (4D)는 기수필드의 수평동기신호이다.
상기 (4A∼4D)도에 도시된 바와 같이 우수필드의 선두에 위치된 수평동기신호는 기수 필드의 선두에 위치된 수평동기신호 보다 소정의 주기 만큼 앞서있음을 알수 있다.
제1도에 도시된 E/O검출부(601)는 상기와 같이 수직동기신호와 수평동기신호의 위상차를 검출하여 영상신호가 우수필드인지 기수필드인지를 검출한다. 상기와 같은 영상신호의 수직동기 신호와 수평동기신호를 입력하여 우수, 기수필드를 판별하는 필드판별회로는 이기술 분야의 통상의 지식을 가진자에게 이미 널리 알려져 있더, 본 고안의 P1P시스템에서 이용될 수 있는 E/O 검출부(601)는 상기 선출원(1988년 특허출원 제10702호)에 도시된 E/O검지부를 그대로 이용할 수 있다.
이하 본 고안에 따른 실시예의 동작을 상술한 구성에 의거하여 상세히 설명함에 있어 제1도에 도시된 회로의 동작 설명은, 상기 선출원(1988년 특허출원 제10702호)의 동작내용에 상세히 설명되어 있음으로 본 고안에 따른 동작에 관계된 회로의 동작만을 구체적으로 설명한다.
상기 제1도와 관련하여 제2도의 필드/프레임 정지 판단부(602)의 동작에 관하여 상세히 설명한다.
일반적으로 P1P시스템에서 정지화면이라는 것은 P1P데이터 메모리 내에 새로운 데이터를 기입하지 않고, 이미 기억되어 있는 한 화면의 화상 데이터를 계속해서 읽어 내기만하는 동작 상태를 말한다. 그러므로 사용자가 필드 화면 정지를 선택하였을 경우 주화면이 우수 혹은 기수 필드의 영상 화면이라도 주화면의 일부 위치에서 표시되는 부화면은 이에 관계없이 어느 한 필드(우수 혹은 기수필드)의 영상 데이터를 읽어내면 된다. 즉, 주화면이 우수, 기수로 비뀌더라도 부화면은 우수 또는 기수중 어느하나의 필드영상 데이터를 출력하면 된다.
그러나, 사용자가 프레임 화면 정지를 선택했을시에는 주화면과 부화면의 필드 어드레스가 동일하여야 한다. 예를 들면, 주화면의 기수 필드의 화상 데이터이면, 부화면도 기수 필드이 회상 데이터로 출력하고, 주화면이 기수 필드의 화면 데이터이라면 부화면도 기수 필드의 회상 데이터로 출력되어야 한다. 상기와 같은 프레임 화면 정지시는 주화면의 매 수직동기신호(MVs)가 발생할 때 마다 부화면의 데이터는 우수, 기수 데이터로 바꾸어서 출력해야 하므로 화면의 떨림 현상은 있으나, 주화면이 프레임 영상임으로 해상도는 높아지는 결과를 가져오게 되는 것이다.
따라서 필드 화변 정지일시에는 제3도의 메모리 맵중 우수, 기수 어느한 부분의 데이터만 읽어내고, 프레임 화면 정지 일시에는 주화면의 수직동기신호에 맞추어 우수와 기수 데이터를 번갈아서 내보내면 된다.
본 고안은 상기와 같은 프레임 화면 정지, 필드정지 화면의 발생을 제어하는 것이며, 이를 설명하면 하기와 같다.
지금 사용자가 P1P의 정지 화면 모드를 선택하는 화면 기능정보를 키의 신호로 입력시키면, 마이컴(10)은 이를 분석하여 제어 디코더 및 기입/독출 제어부(20)로 화면모드 선택신호(12), 클럭(14), 스트로브 신호(16)를 출력한다. 신호(16)와 동기분리신호(도시하지 않았음)로 부터 분리 출력되는 주,부화면의 수직 및 동기신호(MVs, SVs, MHs, SHs)를 디코딩하여 상기 화면모드 선택 신호(12)에 대응하는 정지화면신호(22)를 E/O검출부(610)와 필드/프레임 정지 판단부(602)로 출력한다. 그리고, 기입 어드레스 및 타이밍 발생부(60)와 독출 어드레스 및 타이밍 발생부(70)및 멀티플렉서(100)으로 기입시작 제어신호(26)와 독출시작 제어신호(24)와 어드레스 선택 제어신호(28)를 각각 출력한다. 상기 마이컴(10)으로 부터 출력되는 화면모드 선택신호(12)가 플레임 화면 정지를 선택하는 신호인 경우 상기 제어 디코드 및 기입/독출 제어부(20)로 부터 출력되는 정지화면신호(22)는 프레임 화면 정지 신호이다. 즉, 상기 제어 디코드 및 기입/독출 제어부(20)로부터 출력되는 정지화면신호(22)내의 프레임 선택신호(FRS)는 논리"하이"이며, 필드선택신호(F1S)는 논리 "로우"로 출력된다. 타이밍 발생부(500)는 소정 주기의 클럭의 입력에 응답하여 검출/판단 제어신호(1), 독출 타이밍 신호(2), 기입 타이밍 신호(3), 메모리 타이밍 신호(4) 데이터 출력클럭(5), 데이터 제어신호(6)를 발생한다.
이때 E/O검출부(601)는 상기 제어 디코드 및 기입/독출 제어부(20)로부터 출력되는 정지화면신호(22)의 입력에 응답하여 상기 타아밍 발생부(500)로 부터 출력되는 검출/판단 제어신호(1)에 포함된 주,부화면의 수직, 수평동기신호들을 처리하여 E/O판별신호를 기입 어드레스 및 타이밍 발생부(60)와 독출 어드레스 및 타미밍 발생부(70)로 각각 출력한다. 이와 같이 E/O검출부(601)는 상기 선출원(1988년 특허출원 제10702호)에 도시된 E/O검지부의 동작과 동일하다.
한편, 제2도와 같이 구성된 필드/프레임 정지 판단부(602)는 상기와 같이 입력되는 정지화면신호(22)에 따랏 독출 어드레스 변환 신호(RACS)를 발생한다. 즉, 프레임 선택신호(FRS)의 입력 논리가 "하이"이며, 필드 선택신호(F1S)의 입력 논리가 "로우"이면 앤드 게이트(G1)는 주화면의 수직동기신호(MNS)를 차단한다. 그리고, 앤드 게이트(G2)는 상기 "하이"상태의 프레임 선택신호(FRS)의 입력에 응답하여 상기 주화면의 수직동기신호(MVs)를 게이팅한다. 따라서 상기 정지화면신호(22)가 프레임 화면 정지신호인 경우 출력단에 있는 오아 게이트(G3)는 주화면의 수직 동기신호(MVs)가 입력될때 마다 변환되는 펄스(수직동기신호펄스)를 독출 어드레스 변환 신호(RACS)로서 독출 어드레스 및 타아밍 발생부(70)로 출력한다.
상기 독출 어드레스 및 타이밍 발생부(70)는 상기 E/O검출부(601)로 부터 출력되는 E/O판별신호의 상태와 독출 어드레스 변환 신호(RACS)의 상태에 따른 부화면 독출 어드레스를 발생하지 않는다. 그리고, 상기 검출된 E/O검출신호가 주화면이 우수(기수)로 검출될때 상기 필드/프레임 정지 판단부(602)로 부터 출력되는 어드레스 변환신호(RACS)의 상승(하강)에지에 응답하여 부화면의 화상 데이터를 저장하고 있는 메모리부(200)의 우수(기수)데이터 저장영역의 어드레스를 발생한다.
상기 독출 어드레스 및 타이밍 발생부(500)로부터 출력되는 부화면의 어드레시는 멀티플렉서(100)를 통하여 메모리부(200)로 입력된다. 이때 상기 멀티플렉서(100)는 상기 제어 디코더 및 기입/독출 제어부(20)로 부터 출력되는 어드레스 선택신호(28)에 의해 상기 독출 어드레스 및 타이밍 발생부(70)의 출력을 선택하도록 동작된다. 따라서 정지화면신호(22)가 프레임 회면 정지신호인 경우에는 상기 독출 어드레스 및 타이밍 발생부(70)로 부터는 주화면의 필드와 동일한 부화면의 필드 데이터의 독출 어드레스가 발생되어 주화면의 영상필드과 부화면의 영상필드가 동일하게 된다. 상기한 동작에 의해 주화면의 필드영상이 우수이면 메모리부(200)로부터는 부화면의 우수필드 영상 데이터가 출력되며, 주화면의 필드영상이 기수이면 메모리부(2000로부터는 부화면의 기수필드 영상 데이터가 출력되어 프레임 회면 정지인 경우에는 주화면의 수직동기신호가 입력될때 마다 메모리부(200)의 엑세스 맵이 비뀌어 진다.
만약, 마이컴(10)으로 부터 출력되는 화면모드 선택신호(12)가 필드 화면 정지을 선택하는 신호인 경우 상기 제어 디코드 및 기입/독출 제어브(20)로부터 출력되는 정지회면신호(22)는 필드화면 정지 신호이다. 즉, 제2도의 앤드 게이트(G2,G1)로 각각 입력되는 프레임 선택신호(FRS)는 논리 "로우"이며, 필드 선택신호(F1S)는 논리 "하이"로 출력된다.
상기와 같은 정지화면신호(22)가 필드 화면 정지 신호이면, 제2도와 같이 구성된 필드/프레임 정지 판단부(602)는 상기와 같이 입력되는 프레임 선택신호(FRS)와 필드 선택신호(F1S)에 의해 논리 "하이"로 고정되는 독출 어드레스 변환 신호(RACS)를 발생한다. 즉, 프레임 선택신호(FRS)의 입력 논리가 "로우"이며, 필그선택신호(F1S)에 의해 논리가 "하이"이면 앤드 게이트(G1)는 주화면의 수직동기신호(MVs)가를 게이팅하여 b플립플롭(FF1)의 클럭단자로 공급한다. 상기의 동작에 의해 주화면의 수직동기신호(MVs)가 상승에지로 될때 D플립플롭(FF1)은 지연단자(D)로 입력되는 논리 "하이"레벨을 래치하여 오아 게이트(G3)으로 출력한다. 따라서 상기 제2도와 같은 필드.프레임 정지 판단부(602)는 필드정지 화면신호의 입력에 응답하여 논리 "하이"상태의 독출 어드레스 변환신호(RACS)를 독출 어드레스 및 타이밍 발생부(70)로 출력한다.
상기 독출 어드레스 및 타이밍 발생부(70)는 전술한 E/O검출부(601)로 부터 출력되는 E/O판별신호의 상태와 관계없이 상기 "하이"상태의 독출 어드레스 변환신호(RACS)의 입력에 응답하여 메모리부(200)에 저장된 부화며의 우수 혹은 기수중 한 필드의 데이터가 저장된 저장영역의 어드레스를 반복하여 발생한다.
상기 독출 어드레스 및 타이밍 발생부(500)로부터 출력되는 부화면의 어드레스는 전술함 바와같이 멀티플렉서(100)를 통하여 메모리부(200)로 입력된다. 따라서 정지화면신호(22)가 필드화면 정지신호인 경우에는 상기 독출 어드레스 및 타이밍 발생부(70)로 부터는 주화면의 필드와는 관계없이 제3도와 같이 메모리부(200)에 저장된 부화면의 필드중 하나의 필드영상만을 고정적으로 억세스하는 어드레스가 출력된다.
따라서 본 고안은 정지화면신호(22)가 필드화면 정지인 경우 제3도와 같이, 부화면의 필드 영상 데이터를 저장하고 있는 메모리부(200)의 우수1, 기수2, 우수2, 기수2의 데이터중 어느 한 필드의 영상 데이터만을 출력함을 알수 있으며, 프레임화면 정지인 경우에는 주화면의 우수, 기수에 데이터를 순차적으로 억세스 한다. 즉, 주화면이 우수이면 메모리부(200)의 우수1를 주화면이 기수이면 메모리부(2000의 기수1를 억세스한다.
상술한 바와 같이 본 고안은 P1P시스템에서 사용자의 모두 선택에 의해 주화면내에서 표시되는 부화면의 정지화상을 필드 및 프레임 단위로 선택하여 볼 수 있는 이점이 있다.

Claims (2)

  1. 프레임/필드화면 정지 정보가 포함된 데이터와 주, 부화면이 수직 및 수평동기신호(MVs, SVs, MHs, SHs)를 디코딩하여 정지화면신호(22)를 출력하고, 독출시작 제어신호 및 어드레스 선택 제어신호를 출력하는 제어 디코더 및 기입/독출 제어부(20)와, 주화면 및 부화면의 수평,수직 동기신호들(MVs, SVs, MHs, SHs)및 소정 주기의 클럭의 입력에 응답하여 검출/판단 제어신호(1), 독출 타이밍 신호(2), 메모리 타이밍 신호(4)를 발생하는 타이밍 발생부(500)와, 부화면의 프레임 영상 데이터 및 필드 영상 데이터를 소정의 어드레스 영역에 저장하고 있으며 상기 타이밍 발생부(500)로 부터 출력되는 메모리 타이밍 신호(4)에 응답하여 입력되는 독출 어드레스의 지정영역에 저장된 영상 데이터를 독출하는 메모리부(200)와, 상기 제어 디코더 및 기입/독출 제어부(20)와 상기 타이밍 발생부(500)로부터의 각각 출력되는 정지화면신호(22)와 검출하여 E/O판별신호를 출력하는 E/O검출부(601)를 구비한 픽쳐 인 픽쳐 시스템에서의 필드 정지 및 프레임 정지 화면 발생 회로에 있어서, 상기 제어 디코더 및 기입/독출 제어부(20)와 상기 타이밍 발생부(500)의 출력단자에 접속되어 상기 정지화면신호(22)와 검출/판단 제어신호(1)의 입력에 응답하여 상기 정지화면신호(22)에 대응된 독출 어드레스 변환신호(RACS)를 출력하는 필드/프레임 정지 판단부(602)와, 상기 제어 디코더 및 기입/독출 제어부(20)와 상기 타아밍 발생부(500) 및 상기 메모리부(200)의 어드레스 단자에 접속되어 있으며, 상기 독출시작 제어신호(24)와 독출 타이밍 신호(2), E/O판별신호 및 독출 어드레스 변환 신호(RACS)의 입력에 의해 상기 메모리부(200)에 저장된 부화면의 프레임 영상 데이터 어드레스를 선택적으로 발생하여 상기 메모리부(200)에 공급하는 독출 어드레스 및 타이밍 발생부(70)로 구성함으로 특징으로하는 픽쳐 인 픽쳐 시스템에서의 필드 정지 및 프레임 정지 화면 발생 회로.
  2. 제1항에 있어서, 상기 필드/프레임 정지 판단부(602)는, 상기 정지화면신호(22)내의 필드 선택신호(F1S)에 의해 상기 검출 및 판단 제어신호(1)내의 주화면 수직 동기신호(MVs)를 게이팅하는 제1게이팅 수단과, 상기 제어 디코더 및 기입/독출 제어부(20)로부터 출력되는 정지화면신호(22)내의 프레임 선택신호(FRS)에 의해 상기 검출 및 판단 제어신호(1)내의 주화면 수직 동기신호(MVs)를 게이팅하는 제2게이팅 수단과, 상기 앤드게이트(G1)의 출력을 클럭 단자로 입력화여 지연단자(D)로 공급되는 전원(VDD)을 래치하여 지연후 출력하는 래치수단과, 상기 제2게이팅 수단의 출력 및 상기 래치수단의 출력 신호를 논리합하여 독출 어드레스 변환 신호(RACS)를 상기 독출 어드레스 및 타이밍 발생부(70)로 공급하는 게이트로 구성함으로 특징으로하는 픽쳐 인 픽쳐 시스템에서의 필드 정지 및 프레임 정지 화면 발생 회로.
KR2019880020942U 1988-12-17 1988-12-17 픽쳐 인 픽쳐 시스템에서의 필드 정지 및 프레임 정지 화면 발생 회로 KR940000659Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880020942U KR940000659Y1 (ko) 1988-12-17 1988-12-17 픽쳐 인 픽쳐 시스템에서의 필드 정지 및 프레임 정지 화면 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880020942U KR940000659Y1 (ko) 1988-12-17 1988-12-17 픽쳐 인 픽쳐 시스템에서의 필드 정지 및 프레임 정지 화면 발생 회로

Publications (2)

Publication Number Publication Date
KR900013802U KR900013802U (ko) 1990-07-06
KR940000659Y1 true KR940000659Y1 (ko) 1994-02-07

Family

ID=19282255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880020942U KR940000659Y1 (ko) 1988-12-17 1988-12-17 픽쳐 인 픽쳐 시스템에서의 필드 정지 및 프레임 정지 화면 발생 회로

Country Status (1)

Country Link
KR (1) KR940000659Y1 (ko)

Also Published As

Publication number Publication date
KR900013802U (ko) 1990-07-06

Similar Documents

Publication Publication Date Title
KR900002634A (ko) 다중화면 발생 영상 처리회로
US5999226A (en) Dual-screen apparatus capable of preventing jitter and screen cutoff
KR940003046B1 (ko) 2화면 텔레비젼 수상기
KR880012090A (ko) 픽처-인-픽처 비디오 신호 발생기
KR890016839A (ko) 픽처-인-픽처에 있어서 복수화면 회전 이동 간격 제어회로 및 제어방법
KR100275188B1 (ko) 문자 표시 장치
JPH06233185A (ja) 多画面分割表示装置
KR940000659Y1 (ko) 픽쳐 인 픽쳐 시스템에서의 필드 정지 및 프레임 정지 화면 발생 회로
JP3369591B2 (ja) 文字表示装置
KR950011664B1 (ko) 영상 재생 시스템의 재생 에러 보정회로
US5055940A (en) Video memory control apparatus
JPS59226584A (ja) テレビジヨン受信機のプリンタ装置
US5818432A (en) Character generator and video display device using the same
KR950008715B1 (ko) 문자발생기의 구간삭제 제어회로
KR910007394B1 (ko) 다중화면 발생장치의 메모리 기록용 로우 어드레스 발생회로
KR100237421B1 (ko) 액정표시장치 출력신호의 주사선수 변환장치
KR100230299B1 (ko) 멀티 폐회로 tv 장치
KR920000577B1 (ko) 다중화면의 수평분할 처리회로
JP2597983B2 (ja) 複数画面テレビ受像機
JP2792050B2 (ja) ノンインターレース走査識別装置
KR950000414Y1 (ko) 크로마신호를 이용한 슈퍼임포즈 디텍트회로
KR970022140A (ko) 다중-표준형 2화면 영상 신호 처리회로
JPS61192185A (ja) ２画面テレビ受信機
JPH05183813A (ja) 映像合成装置
KR900001239A (ko) 픽처-인-픽처의 듀얼포트 메모리의 운용방법 및 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020130

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee