KR930022092A

KR930022092A - 히트의 주파수/시간 프로파일을 결정하는 방법과 그 방법을 실행하는 장치

Info

Publication number: KR930022092A
Application number: KR1019930003572A
Authority: KR
Inventors: 릭카 야로슬라프; 뷰트리히 막스
Original assignee: 한스 요트. 헤쳐, 하. 카이저; 아세아 브라운 보베리 리미티드
Priority date: 1992-04-25
Filing date: 1993-03-10
Publication date: 1993-11-23
Also published as: DE4213717A1; CA2089219A1; EP0568771A1; BR9301642A; US5359533A; JPH0651077A; CN1079549A

Abstract

히트 시이컨스의 주파수/시간 프로파일을 결정하는 방법과 그에 따른 장치에 있어서 외부 시작 펄스가 로크된 후 측정 윈도우가 개방되고 그 측정 윈도우가 개방되는 동안 클럭 주기가 계수되며 히트가 발생하면 그때까지 경과한 클럭주기의 수가 '시간기록'으로 기록되고 이제까지 결정된 소정의 시간 기록과 함께 히트의 수가 1증분되어 시간 기록의 각 값에 대해 기록된 히트의 수가 함께 더해지므로 반복되는 측정 윈도우의 개방으로 인해 히트 시이컨스의 주파수/시간 프로파일에 이르게 된다.

히트 검출, 분석 및 최종 히트 처리는 개별적 측정단계에서 각각의 히트에 대해 실시간으로 이루어진다. 즉, 히트 시이컨스의 처리는 측정 사이클이 경과한 직후 완료된다.

측정 사이클당 처리 가능한 히트의 수 혹은 두개의 연속적인 히트 사이의 시간적 해상도는 각각 히트에 대한 검출과 최종 처리 사이의 지연 시간에 의해서만 제한 받는다.

Description

히트의 주파수/시간 프로파일을 결정하는 방법과 그 방법을 실행하는 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 따른 장치의 블럭도.

제2도는 발명에 따른 장치의 타이밍도.

제3도는 시간적 해상도(resolution)을 증가시키기 위한 장치의 응용을 도시한다.

Claims

⒜측정 윈도우 안에서 시간 내에 여러 상이한 히트의 발생이 검출되고, ⒝소정수의 측정 사이클 중 히트의 발생 주파수가 시간내에 결정되는 히트의 주파수/시간 프로파일을 결정하는 방법에 있어서, ⒞히트 검출, 분석 및 최종 히트 처리가 실시간으로 수행되고, ⒟측정 사이클당 처리 가능한 히트의 수가 단일(single hits)히트 검출과 최종 처리 사이의 지속 시간에 의해서만 제한되며, ⒠시스템 클럭으로의 외부 시작 펄스의 로킹(locking)후, ⒡측정 윈도우가 개방되고, ⒢그 측정 윈도우가 개방된 이후 경과한 클럭 주기의 수가 계수되며, ⒣시스템 클럭으로의 히트 발생이 로크되어 ⒤측정 윈도우의 개방이후 시간기록 (time mark)인 경과한 클럭 주기의 수가 기록되며, ⒦이제까지 결정되어진 특정한 시간 기록과 함께 히트의 수가 1증분되고, ⒧측정 윈도우의 반복 개방에 의해 해당하는 기록된 히트의 수가 시간 기록의 각 값에 대하여 모두 합쳐져 히트 사이컨스의 주파수/시산 프로파일이 생성되는 것을 특징으로 하는 방법.
제1항에 있어서, 시작 펄스 후 소정 지연시간이 경과한 후에만 측정 윈도우가 개방되는 것을 특징으로 하는 방법.
a)제어용 개인용 컴퓨터(PC)로 이루어진 제어유닛과, b)히트 사이컨스의 검출, 분석 및 최종처리를 위한 멀티플 시간 간격 분석기(MTIA)(13)와, c)MTIA(13)와 PC사이에서, 한편으로 ,PC로부터 오는 신호를 PC에 의해 요구되는 형태로 만드는 PC인터페이스(11)을 구비하고, 상기 MTIA(13)는 ⒟히트입력(20) 및 시작 펄스(21)의 2개의 입력부(20, 21), ⒠디지탈 시스템 클럭(22)을 발생시키는 클럭 발생기(14), ⒡시작 펄스 입력부(21)에 연결된 제1입력부와 클럭 발생기(4)의 출력에 연결된 제2입력부를 갖고, 시작 펄스 입력에 있는 시작 펄스를 시스템 클럭(22)에 대해 로크 시키는 시작 펄스 동기 회로(1), ⒢시작 펄스 동기 회로의 출력부(23)에 연결된 제1입력부와 시스템 클럭(22)에 연결된 제2입력부를 갖고 측정 윈도우의 개폐를 제어하는 '시작/정지'로직부(2), ⒣시스템 클럭(22)에 연결된 제1입력부와 시작/정지 로직부의 출력부(24)에 연결된 제2입력부를 갖고, 시작/정지 로직부(2)가 작동하는 동안에만 시스템 클럭의 펄스를 계수하는 시간 기록 계수기(3), ⒤히트 입력(20)에 연결된 제1입력부와 클럭 발생기(4)의 출력부(22)에 연결된 제2입력부를 갖고, 히트 입력에 있는 히트신호를 시스템 클럭(22)에 대해 로크시키는 히트 동기 회로(5), ⒦히트 동기 회로(5)의 출력부(25)에 연결된 제1입력부와 시작/정지 로직부의 출력부(24)에 연결된 제2입력부를 갖고 논리적으로 주입력을 논리곱하는 AND게이트(12), ⒧AND게이트(12)의 출력부에 연결된 로드 입력부와 시간 기록 계수기(3)의 출력부(26)에 연결된 데이터입력부를 갖고 로드 입력에 있는 신호의 능동 에지를 따라 시간 기록 계수기의 출력부에 있는 값을 읽는 시간기록레지스터(6), ⒨시간 기록 레지스터(6)의 출력부에 연결된 어드레스 입력부를 갖고 어드레스 입력에 의해 번지 지정된 기억 장소의 내용을 출력으로 전달하는 히스토그램 메모리(7), ⒩히스토 그램 메모리(7)의 데이터 출력부에 연결된 데이터 입력부를 갖고, 데이터 입력부에 있는 값을 1씩 증분하여 이 값을 데이터 출력부를 통하여 시간 기록 레지스터(6)의 어드레스 출력에 의해 번지 지정된 히스토 그램 메모리(7)의 기억장소에 기록하는 플러스 계수기(8), ⒪상기 ⒟∼⒩에 따른 기능 블록을 선택하는 히트 제어 로직부(10), ⒫PC인터페이스(11)와 교환되는 데이터와 어드레스 흐름을 제어하는 제어 로직부(9)로 이루어지는 제1항 개재의 방법을 실행하기 위한 장치.
제3항에 있어서, ⒜시간 기록 계수기(3)는 측정 윈도우 개방후에 0에서 2^k-1까지 계수하고, 시작/정지 로직부(2)에 연결되어 시작/정지 로직부(2)로 하여금 측정 윈도우를 클로즈 하게 하는 (K+1)비트 2진 계수기를 구비하고, ⒝시간 기록 계수기(6)는 K비트 레지스터를 구비하며, ⒞히스토그램 메모리(7)는 (2^k×D)비트 (D는 데이터의 워드길이를 나타냄)를 구비하고, ⒟플러스 계수기(8)는 병렬로 로드될 수 있는 2진 D비트 계수기를 구비하는 것을 특징으로 하는 장치.
제3항 또는 제4항에 있어서, a)시간 기록 레지스터(6)가 R개의 K비트 레지스터와 AND게이트(12)의 출력부와 R개의 K비트 레지스터들 사이에 연결된 레지스터 로직부로 이루어지고, b) 한 개의 히트를 처리하는 과정에서 R-1개의 또다른 히트가 검출되는 식으로 R개의 K비트 레지스터들을 레지스터 로직부가 선택하는 것에 의해 시간적 해상도를 증가시키는 것을 특징으로 하는 장치.
제3항 또는 제4항에 있어서, 지연 시스템 클럭으로 작동되는 복수개의 MTIA(13a-d)가 병렬로 사용되고 MTIA(13a-d)이전의 히트 분배 유닛(14)에 의해 히트(25a-d)를 복수개의 MTIA(13a-d)에 분배함으로써 보다 높은 시간적 해상도가 이루어지도록 하는 것을 특징으로 하는 장치.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.