JPS605018B2 - 履歴記録装置 - Google Patents

履歴記録装置

Info

Publication number
JPS605018B2
JPS605018B2 JP54054778A JP5477879A JPS605018B2 JP S605018 B2 JPS605018 B2 JP S605018B2 JP 54054778 A JP54054778 A JP 54054778A JP 5477879 A JP5477879 A JP 5477879A JP S605018 B2 JPS605018 B2 JP S605018B2
Authority
JP
Japan
Prior art keywords
signal
memory
time
recording
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54054778A
Other languages
English (en)
Other versions
JPS55147743A (en
Inventor
哲二 小川
裕也 奥田
孝 森川
利幸 岡森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP54054778A priority Critical patent/JPS605018B2/ja
Publication of JPS55147743A publication Critical patent/JPS55147743A/ja
Publication of JPS605018B2 publication Critical patent/JPS605018B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 本発明は電子装置の経時的な状態変化を記録するための
装置、特に、電子装置の異常状態を解析するため、制御
信号をトレースする装置に係る。
従来の経時履歴記録装置は、記録すべき信号を、一定の
周期でサンプリングし、そのときの値をメモリにスタツ
クしていた。すなわち、あるイソタバル毎に、メモリア
ドレスを更新し、記録すべき信号の値をメモリに貯えて
いた。このとき、メモリ容量が大きければ大きいだけ、
記録容量は増大するわけであり、もし、記録すべき事象
の経時間が限定されていれば、それに見合った容量のメ
モリを用意すればこと足りる。たとえば、電子計算機の
中央処理装置において、命令の実行のされ方をトレース
し、異常壮巴態を検出したときの記録をとる場合、たか
だか数百マシン、サイクル分のメモリ・スタツクがあれ
ば十分と考えられる。通常の場合、異常状態を検出した
とき、その因果は、それほど“昔の”事象に関係しない
からである。また、記録される信号の質を考慮すれば、
サンプリング周期を短くすればよいわけであるが、ある
一定時間内の事象を記録するとき、より多くのメモリ・
エリアを必要とする。このことは、従来技術においては
、a 比較的長時間の事象を記録したいときで、b し
かも、精度の高い記録をしたいとき、大量のメモリを必
要とする、ということを意味する。
前記2項にあてはまる好例は、入出力装置と、中央処理
装置(チャネル)との信号トレースである。通常、入出
力装置とチャネルとは各種の信号のやりとりによって通
信しており、あるひとまとまりのやりとりに、数十マイ
クロ・セコンド以上要する。また、信号の有意性は、数
百ナノ・セコンドの継続期間があれば十分であるので、
こうした、入出力装置とチャネルとの間の信号履歴記録
装置に対しては、50ナノ・セコンドのサンプリング間
隔で2000事象(100マイクロ・セコンド)以上の
記録エリアが必要であり、ある種の障害(ハング・アッ
プ)に対しては、更に数十倍、数百倍の記録エリアが必
要になり、実用上、これ程のエリアを履歴記録装置に持
つことは不可能である。このため、従来の履歴記録装置
は、次のような場合、必要な情報の履歴記録を行うこと
が出来なかつた。
1 入出力インタフェースのように長い事象を、間隔の
短いサンプリングで記録すること2 ハング・アップ状
態に陥る前の履歴を記録すること。
また、他の従来技術でも、記録すべき信号の変化時のみ
記録することによって、記録エリアを最少にすることは
可能であったが、この場合でも、3 信号が変化すると
きの正確な時間間隔を知ること。
は困難であった。
本発明の目的は、記録エリアを増加させることなく、前
項1〜3の問題を解決することにある。
すなわち、少し、記録エリアを用いて、長時間にわたっ
て、高精度の記録(短いサンプリング間隔での記録)を
、行なえる装置を提供するのが、主たる目的である。本
発明の特徴は、記録すべき信号の変化 ぐ0”から‘‘1”、あるいは‘‘1”から‘‘0”へ
の変化)が一定時間内に起らないと、履歴記録の間隔を
ひき伸ばすところにある。
本発明の簡単な実施例を第1図2〜第3図を用いて示す
まず、第1図は、本発明によるタイミング・チャートで
ある。
Sはサンプリング・パルスで、図で明らかなように、周
期Qと8の2通りがある。A〜Cは履歴記録(トレース
)すべき信号である。いま信号Aの上がり(to)で、
周期Qによるサンプリング、メモリへの記録が始まる。
このときのSをSQと呼ぶ。SQは実施例では、継続的
に4回のみ発せられるよう操作されているが、この間に
入力信号に変化があれば、第1図の例では、時系列L‘
こおいて入力信号Bが変化したことにより、更にSQは
4回発せられる(S2〜5)。そののち、それ以上の入
力信号の変化がなければ、サンプリング、およびメモリ
への記録は、周期8のサンプリング・パルスSPで行な
われる(S6,7)。t3において再び入力Aが変化す
ると、SQが用いられる。ここで、Q《8としておくと
、時間t2〜らの間の定常状態(入力が何も変化しない
状態)のトレースは、そう多くのエリアを必要としない
。第2図は、メモリ内にトレースされた様子を示す。
t2〜t3の間の定常状態は、たかだか3アドレス分で
記録される。ここで、定常状態の存続時間は、信号A〜
Cのうちいずれかの信号が変化する間のサンプリングパ
ルス数(ステージ数)で知ることができる。すなわち、
信号BがステージS2で変化したとき、S2〜S5は、
周期Qで、それ以降、信号AがステージS8で変化する
までのS5〜S8は、周期8で、それぞれ、サンプリン
グされているので、t.〜t3の存続時間は、次のよう
に計算される。時刻(ら−t,)=(Q×3十8×3) 第3図は、本発明の具体的な実施例を示すもので、トレ
ースすべき信号A〜Gのうち、A,B,Cが、信号変化
検出回路12に入力されている。
該回路12は、入力A,B,Cのうちいずれかの信号が
、“0”から“1”、あるいは、“1”から“0”に変
化すると信号16を出力するよう横成されている。信号
16はカウンター3をィンシャラィズする。カウンター
3は周期Qでカウント・アップされ、カウント値4に達
すると、キャリ17を出力する。キヤリ17はフリップ
・フロツプi4をセットする。また、当該フリップ・フ
ロップ14は、信号16によりセットされる。すなわち
、フリツプ・フロツプ14は、入力A,B,Cのいずれ
かの信号変化により、リセットされ、ある一定時間経過
後、セットされる。入力A〜Gは、レジスター1に周期
Qでホールドされ、レジス夕の出力22は、メモリ10
への書込みデータとして用いられる。
メモリ10のアドレスは、アドレス・カウンタ15の出
力21によって指定される。アドレス・カウンタ15は
、周期Qのサンプリング・パルスSQ、あるいは、周期
8のサンプリング・パルスS8でカウント・アップされ
る。SQ;あるいは、SBいずれの信号を用いるかは、
フリップ・フロップ14の状態に依っており、14がリ
セット状態であればSQが、セット状態であればS8が
それぞれ選択されることは、図より明白である。このよ
うに、フリツプ・フロツプ14の状態により、トレース
情報をスタツクしていくときのメモリ・アドレスの更新
速度が、異なるように構成される。ここで、“定常状態
”でのメモリ・アドレス更新周期3を、8》Qとしてお
くことにより、当該状態を、最少のメモリ・エリアに履
歴記録させることが可能である。本発明による履歴記録
装置によれば、従来困難であった、チャネルと入出力装
置間のインタフェース信号などの長時間のトレースが可
能となり、また、ハング・アップ状態に陥いる場合でも
、その状態に陥いる前の事象をトレースに留めることが
できるため、障害発生時において、迅速にその原因を追
求、対索できる。
【図面の簡単な説明】
図は本発明に関する実施例を示すもので第1図は、タイ
ミング・チャート図、第2図は、トレースされた信号が
メモリ内へスタツクされた様子を示す図。 第3図は、制御ブロック図を示す図。S:サンプリング
パルス、A〜C:入力信号、SO〜SII:サンプリン
グ時系列、Q8:サンプリング周期、【o〜し:事象時
系列、A〜G:トレース入力信号、SQ:サンプリング
信号Q、S8:サンプリング信号8、10:メモリ、1
1:同期用入力レジスタ、12:信号変化検出回路、1
3:サイプリングカウンタ、14:フリツプ・フロップ
、15:アドレス・カウンタ、16:信号変化出力線、
17:キャリ、18:SQ選択信号、19:S8選択信
号、20:アドレス・カウンタトリガ、21:メモリ・
アドレス、22:メモリ・データ。オー図 オ2図 オ3四

Claims (1)

    【特許請求の範囲】
  1. 1 電子装置の経時的な状態変化を記録する履歴記録装
    置において、記録すべき信号のうち、いづれかの信号の
    状態変化を検出し、該状態変化から所定時間の間はある
    一定の時間間隔で上記信号を記録し、上記所定時間経過
    後、上記時間間隔を変更して上記信号を記録することを
    特徴とする履歴記録装置。
JP54054778A 1979-05-07 1979-05-07 履歴記録装置 Expired JPS605018B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54054778A JPS605018B2 (ja) 1979-05-07 1979-05-07 履歴記録装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54054778A JPS605018B2 (ja) 1979-05-07 1979-05-07 履歴記録装置

Publications (2)

Publication Number Publication Date
JPS55147743A JPS55147743A (en) 1980-11-17
JPS605018B2 true JPS605018B2 (ja) 1985-02-07

Family

ID=12980220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54054778A Expired JPS605018B2 (ja) 1979-05-07 1979-05-07 履歴記録装置

Country Status (1)

Country Link
JP (1) JPS605018B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220045161A (ko) 2019-08-09 2022-04-12 마루젠세이야쿠 가부시키가이샤 글리시레틴산 유도체를 함유하는 조성물

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5829058A (ja) * 1981-08-12 1983-02-21 Nec Corp 状態履歴記憶制御装置
JPS5835649A (ja) * 1981-08-27 1983-03-02 Nec Corp プログラム確認装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220045161A (ko) 2019-08-09 2022-04-12 마루젠세이야쿠 가부시키가이샤 글리시레틴산 유도체를 함유하는 조성물

Also Published As

Publication number Publication date
JPS55147743A (en) 1980-11-17

Similar Documents

Publication Publication Date Title
US4538235A (en) Microcomputer retriggerable interval counter
KR930022092A (ko) 히트의 주파수/시간 프로파일을 결정하는 방법과 그 방법을 실행하는 장치
JPS605018B2 (ja) 履歴記録装置
SU1381429A1 (ru) Многоканальное устройство дл программного управлени
US4777618A (en) Method of storing, indicating or producing signals and apparatus for recording or producing signals
JPS6255110B2 (ja)
SU1647435A1 (ru) Измеритель экстремумов напр жени
SU1238165A1 (ru) Устройство дл контрол блоков посто нной пам ти
SU1529221A1 (ru) Многоканальный сигнатурный анализатор
SU1689955A1 (ru) Устройство дл отладки программ
SU1200298A1 (ru) Многоканальное устройство дл регистрации статистических данных о работе вычислительных машин
SU1478210A1 (ru) Устройство дл сортировки информации
SU1462325A1 (ru) Устройство дл контрол последовательности выполнени модулей программ
SU1267433A1 (ru) Статистический анализатор распределени временных интервалов
SU1018020A1 (ru) Способ стробоскопического преобразовани периодических электрических сигналов
SU1144109A1 (ru) Устройство дл опроса информационных каналов
SU1388888A1 (ru) Устройство дл моделировани де тельности операторов систем человек-машина
JP2717577B2 (ja) セクタマーク検出装置
SU1211809A1 (ru) Устройство дл контрол оперативной пам ти
JPH02242440A (ja) 命令トレース回路
SU1612304A1 (ru) Устройство дл контрол последовательностей импульсов
SU1691827A1 (ru) Устройство дл ввода информации от двухпозиционных датчиков
SU896642A1 (ru) Статистический анализатор
SU1012230A1 (ru) Устройство дл сбора и предварительной обработки информации
JPS6135365A (ja) 論理信号観測装置