KR930014783A - 문턱전압조절용 이온주입방법 - Google Patents
문턱전압조절용 이온주입방법 Download PDFInfo
- Publication number
- KR930014783A KR930014783A KR1019910024093A KR910024093A KR930014783A KR 930014783 A KR930014783 A KR 930014783A KR 1019910024093 A KR1019910024093 A KR 1019910024093A KR 910024093 A KR910024093 A KR 910024093A KR 930014783 A KR930014783 A KR 930014783A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- threshold voltage
- voltage control
- injection method
- ion injection
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000002347 injection Methods 0.000 title claims 2
- 239000007924 injection Substances 0.000 title claims 2
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract 3
- 238000010884 ion-beam technique Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 문턱전압조절용 이온주입방법에 관한 것으로 이온주입각도를 30° 내지 60°로 하여 불순물의 분포가 얕게 형성되기 때문에 PMOS 트랜지스터의 쇼트-채널특성을 향상시킬 수 있는 문턱전압조절용 이온주입방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 문턱전압조절용 이온주입방법.
제3a도는 본 발명에 따른 이온주입방법에 의해 형성된 실리톤기판의 펀치스루저압 특성도, 제3b도는 본 발명에 따른 이온주입방법에 의해 형성된 실리콘기판의 스윙(Swing) 특성도.
Claims (3)
- 문턱전압조절용 이온주입방법에 있어서 이온주입각도를 30°내지 60°로 하고 에너지는 10 내지 50keV로 하며 도스량은 1.0E11내지 1.0E13으로 하여 이온주입불순물을 주입하는 것을 특징으로 하는 문턱전압조절용 이온주입방법.
- 제1항에 있어서 이온주입불순물은 B 또는 BF인 것을 특징으로 하는 문턱전압조절용 이온주입방법.
- 제1항 또는 제2항에 있어서(θ:이온주입시 이온빔의 입사각), 인 것을 특징으로 하는 문턱전압조절용 이온주입방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910024093A KR950007486B1 (ko) | 1991-12-24 | 1991-12-24 | 문턱전압조절용 이온주입방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910024093A KR950007486B1 (ko) | 1991-12-24 | 1991-12-24 | 문턱전압조절용 이온주입방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930014783A true KR930014783A (ko) | 1993-07-23 |
| KR950007486B1 KR950007486B1 (ko) | 1995-07-11 |
Family
ID=19325773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910024093A KR950007486B1 (ko) | 1991-12-24 | 1991-12-24 | 문턱전압조절용 이온주입방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950007486B1 (ko) |
-
1991
- 1991-12-24 KR KR1019910024093A patent/KR950007486B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950007486B1 (ko) | 1995-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960008735B1 (en) | Mos transistor and the manufacturing method thereof | |
| EP0354193A3 (en) | Fabrication of cmos integrated devices with reduced gate length and lightly doped drain | |
| KR950030280A (ko) | 기판의 감도를 감소시키기 위해 이온 주입에 의해 카운터도핑을 한 mos 채널 소자 | |
| KR930014783A (ko) | 문턱전압조절용 이온주입방법 | |
| EP0414400A3 (en) | Mosfet depletion device | |
| KR960002541A (ko) | P-체널 문턱전압 이온 주입을 이용한 셀부 문턱전압 조정 방법 | |
| KR960043050A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR910017645A (ko) | 반도체불휘발성메모리 및 그 제조방법 | |
| KR970052180A (ko) | 이온 주입 장치 | |
| KR920020643A (ko) | Di-ldd 제조방법 | |
| KR950010126A (ko) | 반도체 소자의 소오스/드레인 접합부 형성방법 | |
| KR960009015A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR950004576A (ko) | 반도체 소자의 문턱전압 조절층 형성방법 | |
| JPS5384573A (en) | Manufacture for mis type semiconductor device | |
| KR920007165A (ko) | Cmos소자 제조방법 | |
| KR920018980A (ko) | P형 채널 mosfet 제조방법 | |
| KR920022370A (ko) | Di-ldd 구조의 반도체 장치의 제조 방법 | |
| KR920001742A (ko) | 안티 베리드 ldd 접합 형성방법 | |
| KR950021731A (ko) | 트랜지스터 제조방법 | |
| KR960039418A (ko) | 반도체 장치 | |
| KR920015637A (ko) | 고압 반도체의 제조방법 | |
| KR970053069A (ko) | 모오스 전계 효과 트랜지스터 제조 방법 | |
| KR910019257A (ko) | 피-채널 트랜지스터 제조방법 | |
| KR980006520A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR950009915A (ko) | 반도체 소자의 티타늄-실리사이드 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040618 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |