KR950030280A - 기판의 감도를 감소시키기 위해 이온 주입에 의해 카운터도핑을 한 mos 채널 소자 - Google Patents

기판의 감도를 감소시키기 위해 이온 주입에 의해 카운터도핑을 한 mos 채널 소자 Download PDF

Info

Publication number
KR950030280A
KR950030280A KR1019950008608A KR19950008608A KR950030280A KR 950030280 A KR950030280 A KR 950030280A KR 1019950008608 A KR1019950008608 A KR 1019950008608A KR 19950008608 A KR19950008608 A KR 19950008608A KR 950030280 A KR950030280 A KR 950030280A
Authority
KR
South Korea
Prior art keywords
region
implantation
substrate
semiconductor device
arsenic
Prior art date
Application number
KR1019950008608A
Other languages
English (en)
Other versions
KR0174335B1 (ko
Inventor
빈달 아메트
Original Assignee
윌리엄 티.엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 티.엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리엄 티.엘리스
Publication of KR950030280A publication Critical patent/KR950030280A/ko
Application granted granted Critical
Publication of KR0174335B1 publication Critical patent/KR0174335B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation

Abstract

N-채널 및 P-채널 MOSFET은 기판의 감도 및 소스/드레인 접합 커패시턴스를 감소시키기 위한 스레숄드전압(VT) 조정용 이온 주입 영역의 카운터도핑을 포함한다. 붕소(B) 주입 영역을 보상한 비소(As)는 N-채널 MOSFET에 제공된다. 비소(As) 주입 영역을 보상한 붕소(B)는 P-채널 MOSFET에 제공된다.

Description

기판의 감도를 감소시키기 위해 이온 주입에 의해 카운터도핑을 한 MOS 채널 소자
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 N(P)채널 반도체 소자를 부분적으로 확대하여 도시한 측면도, 제3A도는 비소 카운터 도핑(arsenic counterdopiong)을 하지 않은 N-채널 반도체 소자를 개략적으로 도시한 단면도, 제5A도는 비소 카운터도핑을 하지 않은 N-채널 반도체 소자의 접합 커패시턴스(junction capacitance)를 개략적으로 도시한 단면도, 제10도는 본 발명에 따른 N-채널 소자 및 P-채널 소자 모두를 나타내는 CMOS(complementary metal oxide semiconductor) 를 부분적으로 확대하여 도시한 측면도.

Claims (15)

  1. 기판, 상기 기판 내에 스레숄드 전압(VT)조정용 이온 주입 영역(a threshold voltagde ion implant region), 및 기판 감도(substrate sensitivity)를 감소시키기 위해 상기 스레숄드 전압(VT) 조정용 이온 주입 영역을 카운터도핑 (counterdoping)하기 위한 제2 주입 영역을 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서, 상기 스레숄드 전압(VT) 조정용 이온 주입 영역은 N-채널 소자를 정하는 붕소 주입영역인 것을 특징으로 하는 반도체 소자.
  3. 제2항에 있어서, 상기 제2 주입 영역은 상기 붕소 주입영역을 카운터도핑하고 기판의 감도를 감소시키기 위한 비소 주입 영역인 것을 특징으로 하는 반도체 소자.
  4. 제1항에 있어서, 상기 반도체 소자는 게이트, 드레인, 소스를 더 포함하고, 상기 제2 주입영역은 소스 및 드레인과 기판간의 접합 커패시턴스(junction capacitance)를 감소시키는 것을 특징으로 하는 반도체 소자.
  5. 제1항에 있어서, 상기 스레숄드 전압(VT) 조정용 이온 주입 영역은 P-채널 소자를 정하는 비소 주입영역인 것을 특징으로 하는 반도체 소자.
  6. 제5항에 있어서, 상기 제2 주입 영역은 상기 비소 주입 영역을 카운터도핑하고 기판의 감도를 감소시키기 위한 붕소 주입 영역인 것을 특징으로 하는 반도체 소자.
  7. 제2항에 있어서, 상기 붕소 주입 영역은 1E13 이온/㎠ 및 2.5E13 이온/㎠의 주입 도우즈(implantaion dose) 를 갖는 것을 특징으로 하는 반도체 소자.
  8. 제7항에 있어서, 상기 붕소 주입영역은 10Kev 및 190Kev의 주입 에너지를 갖는 것을 특징으로 하는 반도체 소자.
  9. 제8항에 있어서, 상기 제2 주입영역은 비소이고 2.5E12 이온/㎠ 및 3.6E12 이온/㎠의 주입 도우즈를 갖는 것을 특징으로 하는 반도체 소자.
  10. 제1항에 있어서, 상기 비소 주입영역은 140Kev 및 230Kev의 주입 에너지를 갖는 것을 특징으로 하는 반도체 소자.
  11. 제1항에 있어서, 상기 비소 주입영역은 상기 스레숄드 전압 조정용 이온 주입 영역의 깊은 레벨(deep level)에서 보상하기 위해 선택된 주입 에너지 레벨을 갖는 것을 특징으로 하는 반도체 소자.
  12. 기판, 상기 기판내의 스레숄드 전압(VT) 조정용 붕소(B) 주입 영역, 및 기판의 감도를 감소시키기 위해 상기 스레숄드 전압(VT) 조정용 이온 주입 영역을 카운터도핑하기 위한 비소(As) 주입 영역을 포함하는 것을 특징으로 하는 N-채널 금속 산화물 반도체 전계 효과 트랜지스터 소자.
  13. 제12항에 있어서, 상기 붕소 주입 영역은 1E13 이온/㎠ 및 2.5E13 이온/㎠의 주입 도우즈와 10Kev 및 190Kev의 주입 에너지를 갖는 것을 특징으로 하는 N-채널 금속 산화물 반도체 전계 효과 트랜지스터 소자.
  14. 제13항에 있어서, 상기 비소 주입 영역은 2.5E12 이온/㎠ 및 3.6E12 이온/㎠의 주입 도우즈와 140Kev 및 230Kev의 주입 에너지를 갖는 것을 특징으로 하는 N-채널 금속 산화물 반도체 전계 효과 트랜지스터 소자.
  15. 기판, 상기 기판내의 스레숄드 전압(VT) 조정용 비소(As) 주입 영역, 및 기판의 감도를 감소시키기 위해 상기 스레숄드 전압(VT) 조정용 이온 주입 영역을 카운터도핑하기 위한 붕소(B) 주입을 포함하는 것을 특징으로 하는 P-채널 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950008608A 1994-04-15 1995-04-13 기판의 감도를 감소시키기 위해 이온 주입에 의해 카운터도핑을 한 mos 채널 소자 KR0174335B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US22856394A 1994-04-15 1994-04-15
US08/228,563 1994-04-15
US8/228,563 1994-04-15

Publications (2)

Publication Number Publication Date
KR950030280A true KR950030280A (ko) 1995-11-24
KR0174335B1 KR0174335B1 (ko) 1999-04-01

Family

ID=22857679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008608A KR0174335B1 (ko) 1994-04-15 1995-04-13 기판의 감도를 감소시키기 위해 이온 주입에 의해 카운터도핑을 한 mos 채널 소자

Country Status (4)

Country Link
US (1) US5548148A (ko)
JP (1) JP2837821B2 (ko)
KR (1) KR0174335B1 (ko)
TW (1) TW359034B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406955B1 (en) 1994-05-17 2002-06-18 Samsung Electronics Co., Ltd Method for manufacturing CMOS devices having transistors with mutually different punch-through voltage characteristics
KR0144959B1 (ko) * 1994-05-17 1998-07-01 김광호 반도체장치 및 제조방법
JPH0955496A (ja) * 1995-08-17 1997-02-25 Oki Electric Ind Co Ltd 高耐圧ｍｏｓトランジスタ及びその製造方法
US5917219A (en) * 1995-10-09 1999-06-29 Texas Instruments Incorporated Semiconductor devices with pocket implant and counter doping
JP4931267B2 (ja) 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2000049344A (ja) 1998-07-31 2000-02-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6548359B1 (en) * 1998-08-04 2003-04-15 Texas Instruments Incorporated Asymmetrical devices for short gate length performance with disposable sidewall
FR2794898B1 (fr) 1999-06-11 2001-09-14 France Telecom Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication
US6479846B2 (en) 2000-03-22 2002-11-12 Ophir Rf, Inc. Metal oxide semiconductor field effect transistor having a relatively high doped region in the channel for improved linearity
KR100449324B1 (ko) * 2001-12-26 2004-09-18 동부전자 주식회사 반도체 소자의 트랜지스터 제조 방법
US6930004B2 (en) * 2003-08-13 2005-08-16 International Business Machines Corporation Self-aligned drain/channel junction in vertical pass transistor DRAM cell design for device scaling
US20080093633A1 (en) * 2006-10-18 2008-04-24 United Microelectronics Corp. Complementary metal-oxide-semiconductor (cmos) image sensor and fabricating method thereof
CN101452854B (zh) * 2007-11-30 2011-10-05 中芯国际集成电路制造(上海)有限公司 一种制作mos器件的方法
US8304835B2 (en) * 2009-03-27 2012-11-06 National Semiconductor Corporation Configuration and fabrication of semiconductor structure using empty and filled wells
CN102446720B (zh) * 2011-11-08 2016-08-10 上海华力微电子有限公司 一种存储器单元的制备方法
CN102543759A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 一种浮体效应存储单元的制备方法
KR20140026156A (ko) 2012-08-24 2014-03-05 에스케이하이닉스 주식회사 액세스 소자 및 제조 방법, 이를 포함하는 반도체 메모리 소자
KR102235613B1 (ko) 2014-11-20 2021-04-02 삼성전자주식회사 Mos 커패시터를 구비하는 반도체 소자
CN112289686B (zh) * 2019-07-24 2022-03-04 长鑫存储技术有限公司 半导体器件的制造方法及衬底的掺杂方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE222731C (ko) *
US4027380A (en) * 1974-06-03 1977-06-07 Fairchild Camera And Instrument Corporation Complementary insulated gate field effect transistor structure and process for fabricating the structure
US4108686A (en) * 1977-07-22 1978-08-22 Rca Corp. Method of making an insulated gate field effect transistor by implanted double counterdoping
GB2089566B (en) * 1980-12-11 1985-07-24 Gen Instrument Corp Electrically alterable read only memory semiconductor device
US4521796A (en) * 1980-12-11 1985-06-04 General Instrument Corporation Memory implant profile for improved channel shielding in electrically alterable read only memory semiconductor device
JPS61214457A (ja) * 1985-03-19 1986-09-24 Toshiba Corp 半導体装置およびその製造方法
JPH0770605B2 (ja) * 1985-09-03 1995-07-31 富士通株式会社 半導体装置の製造方法
JPH01161442A (ja) * 1987-12-17 1989-06-26 Hitachi Ltd レジスタ退避・回復方式
US5073509A (en) * 1989-12-11 1991-12-17 Micron Technology, Inc. Blanket CMOS channel-stop implant
US5141882A (en) * 1989-04-05 1992-08-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor field effect device having channel stop and channel region formed in a well and manufacturing method therefor
US5091324A (en) * 1990-08-10 1992-02-25 Advanced Micro Devices, Inc. Process for producing optimum intrinsic, long channel, and short channel mos devices in vlsi structures

Also Published As

Publication number Publication date
JP2837821B2 (ja) 1998-12-16
US5548148A (en) 1996-08-20
JPH07297388A (ja) 1995-11-10
TW359034B (en) 1999-05-21
KR0174335B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
KR950030280A (ko) 기판의 감도를 감소시키기 위해 이온 주입에 의해 카운터도핑을 한 mos 채널 소자
EP1168456A3 (en) A CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
TW347594B (en) MOSFET and fabrication thereof
WO2004100223A3 (en) Semiconductor fabrication process with asymmetrical conductive spacers
EP0387999A3 (en) Process for forming high-voltage and low-voltage cmos transistors on a single integrated circuit chip
SE0004027D0 (sv) Integration of high voltage self-aligned MOS components
EP0874397A3 (en) Parasitic isolation transistor having an adjustable threshold voltage
EP0218408A3 (en) Process for forming lightly-doped-grain (ldd) structure in integrated circuits
TW200729498A (en) Integrated circuit and method of manufacturing the same
WO2002029898A3 (en) Reset transistor for cmos imagers
EP1139431A3 (en) Reduction of reverse short channel effects
GB0211564D0 (en) Reference circuit
WO1998053505A3 (en) Lateral mos semiconductor device
EP0973204A3 (de) MOS-Transistor mit hoher Spannungsfestigkeit und niedrigem Einschaltwiderstand
Venkatesan et al. Device drive current degradation observed with retrograde channel profiles
EP1020921A3 (en) Analog MOSFET devices
KR940022907A (ko) 비대칭 엘디디(ldd) 접합 박막트랜지스터
TW466704B (en) Integrated circuit
DE59909507D1 (de) Hochspannungs-MOS-Transistor
EP0414400A3 (en) Mosfet depletion device
KR960012567A (ko) Mos형 반도체장치의 제조방법 및 mos형 반도체장치
WO2000052750A3 (de) Verfahren zur herstellung eines bodygebietes für eine vertikale mos-transistoranordnung mit verringertem spezifischem einschaltwiderstand
KR900003971A (ko) 반도체 장치
KR970053097A (ko) 모스전계효과트랜지스터 제조방법
KR940016609A (ko) 불소이온이 주입된 n형 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20020910

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee