KR930012088B1 - 순차 주사 텔레비젼 - Google Patents

순차 주사 텔레비젼 Download PDF

Info

Publication number
KR930012088B1
KR930012088B1 KR1019850007964A KR850007964A KR930012088B1 KR 930012088 B1 KR930012088 B1 KR 930012088B1 KR 1019850007964 A KR1019850007964 A KR 1019850007964A KR 850007964 A KR850007964 A KR 850007964A KR 930012088 B1 KR930012088 B1 KR 930012088B1
Authority
KR
South Korea
Prior art keywords
line
rate
video
pixels
signal
Prior art date
Application number
KR1019850007964A
Other languages
English (en)
Other versions
KR860004530A (ko
Inventor
제이. 크리스토퍼 토드
토마스 플링 러셀
Original Assignee
알 씨 에이 라이센싱 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 라이센싱 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 라이센싱 코포레이션
Publication of KR860004530A publication Critical patent/KR860004530A/ko
Application granted granted Critical
Publication of KR930012088B1 publication Critical patent/KR930012088B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

내용 없음.

Description

순차 주사 텔레비젼
제1도는 본 발명을 구체화한 순차 주사 텔레비젼 수상기 및 모니터의 블럭선도.
제2도, 제3도 및 제4도는 제1도의 수상기 및 모니터의 작동을 설명하는 타이밍 및 파형선도.
제5도는 제1도의 수상기 및 모니터의 일부의 상세한 블럭선도.
제6도는 제1도의 수상기 및 모니터의 변형을 설명하는 블럭선도.
* 도면의 주요부분에 대한 부호의 설명
12 : 동조기, IF 증폭기, 검출기 유니트 18 : 아날로그-디지탈 변환기
20 : 디지털 동기 분리기 24 : 표시 유니트
26 : 주파수 2체배기 27 : 구동 유니트
30 : 순차 주사 처리기 34 : 비율 변환기
36, 38 : 메모리 502, 516 : 1클럭 주기 지연 유니트
514 : 멀티플렉스 스위치 529 : 모듈로 5변환기
본 발명은 표준 라인율 비월 비데오 신호를 표시기용의 더 높은 라인율이 비월형태로 변환하는 형태의 순차 주사 텔레비젼 수상기나 모니터에 관한 것이다.
순차적으로 주사된 텔레비젼 수상기나 모니터가 제안되었는데, 여기서 수평 주사율은 증배, 예를 들면 2배로 되고, 각각의 인입 비데오의 경우, 다수의 예를 들면 2개의 라인 (인입 비데오 라인으로부터 복제되거나 보간됨)이 표시되어 라인 구조체의 저감된 가시도를 갖는 표시된 영상을 제공하게 된다.
가산된 라인이 인입 비데오 라인의 복제인 공지의 순차 주사형 수상기에서, 각각의 비데오 라인은 두 메모리중 하나에 기억된다. 제1메모리가 표준 라인율로 인입 비데오 신호로 기록될때 제2메모리는 표준 라인율의 2배의 비율로 2회 판독되어, 하나의 표준 라인 간격내에 시간 압축 비데오의 두 라인을 제공하게 된다. 제2메모리 출력은 메모리의 판독과 동기된 2중 수평 소인율을 갖는 표시기에 인가되어, 비데오 신호의 표시된 라인의 수를 2배로 만든다. 이와 같은 순차 주사형 수상기의 한 실시예는 1983년 11월15일 알. 에이. 디스쳐트에게 허여된 ＂2배의 수평 주사 라인을 갖춘 텔레비젼 표시기＂라는 명칭의 미국 특허 제4,415,931호에서 설명된다.
어떤 의사신호(artifact)(예를 들면, 라인간의 명멸, 운동에 의한 라인 와해등)는 원신호로부터 비데오 신호의 부가 라인을 삽입함으로써 순차 주사형 수상기에서 바람직하게 감소될 수 있음이 인정되었다. 이러한 것은 메모리에서 비데오 신호의 시간 압축 전이나 후에 이루어질 수 있다. 시간 압축전에 원주사 라인으로부터 보간에 의해 부가된 주사라인이 획득되는 순차 주사형 표시 시스템의 일실시예는 1983년 8월 23일 허여된 ＂저감된 라인 주사 의사신호를 갖춘 텔레비젼 표시 시스템＂이라는 명칭의 미국 특허 제4,400,719호에 게이. 에이취. 파워즈에 의한 설명된다. 비데오 신호의 가속에 후속하여 보간을 제공하는 다른 예는 1983년 7월 29일 출판된 미국 특허출원 제2,111,343A(소니)에서 후지무라 야수시등에 의해 설명된다.
가시 의사신호는 비데오 시간 압축 신호를 제공하도록 라인 기억장치와 필드나 프레임 기억장치의 조합을 이용함으로써 순차 주사형 수신기에서 추가적으로 감소시킬 수도 있다. 필드율이 2배로 되고, 필드당 라인의 수도 2배로 되는 구성은 1982년 3월 30일에 허여된 ＂텔레비젼 표시 스템＂이라는 명칭의 미국 특허 제4,322,750호에서 로드등에 의해 설명된다.
순차 주사 시스템의 이와 같은 라인 또는 필드 또는 프레임 형태에서, 수평 소인율은 비데오 신호와 동일한 시간 압축 계수(예를 들면, 2:1 또는 4:1)만큼 증가된다. 예를들면, 라인율이 표시기용 비데오 처리기에서 2배로 되거나 4배로 되면, 수평 소인율도 2배로 되거나 4배로 되어야 한다. 이러한 현상은 수평 귀선시간을 바람직하지 못하게 감소시킨다. 귀선 시간의 저감 효과는 여러 가지가 있다. 2중 주사 시스템에서, 예를들어 주어진 요크 권선에 대한 편향 공급 전압은 요구 전류에서 요구된 변화를 나타내도록 2배로 되어야 한다. 피크 귀선 전압은 모든 편향 전압 파형이 진폭에 있어서 주어진 계수만큼 증가되고 시간에 있어서 동일계수만큼 압출될 때 2배로 될 것이다. 따라서, 수평 출력 트랜지스터에 있어서의 턴 오프 전력 손실은 계수 B만큼 증가된다. 저감된 턴 오프 시간과 2배로 된 전압으로 인하여, 턴 오프시의 전압 상승률(dv/dt)은 4배 더 커진다. 따라서, 매 턴 오프 경우의 에너지 손실은 정상의 4배이고 턴 오프 비율은 정상의 2배여서, 턴 오프 전력 손실에 있어서 8배의 증가 결과를 가져온다. 요크 임피던스를 계수 4만큼 감소시킴으로써 이 문제점을 해걸하고자 시도하였다면, 요크 전압은 정상이겠지만 전류는 2배일 것이다. 전력 손실은 이러한 임피던스 스케일링만큼 불변한다.
본 발명의 한 양상에 있어서, 라인, 필드 또는 프레임형 순차 주사 수상기(또는 모니터)의 편향 시스템에 대한 임무는 표시 라인 반복 비율의 증가를 초과하는 계수만큼 표시되도록 비데오 신호를 시간 압축함으로써 실제로 감소될 것이다.
상기 한 양상에 따라서, 텔레비젼 장치는 주어진 라인 비율을 갖는 비데오 입력신호를 제공하기 위한 소스를 포함한다. 소스에 결합된 처리기 수단은 비데오 입력신호를 계수 K만큼 시간 압축하고 시간 압축된 신호의 라인율을 다른 계수 N맘큼 증가시켜 처리된 비데오 출력신호를 제공하게 되며, 여기서 K는 N보다 크다. 주어진 라인율의 N배와 동일한 수평 소인율을 갖는 표시 수단은 처리된 비데오 출력신호를 표시하기 위하여 처리기 수단에 결합된다.
순차 주사를 위한 공지의 시간 압축 구성에서, 클럭 부반송파 주파수(fsc)의 정수배(예를 들면, 4fsc)로 비데오 신호를 샘플링 함으로서 발생된 픽셀이 그 주파수로 클럭되는 클럭식 메모리가 이용된다. 클럭식 메모리는 시간 압축에 영향을 미치도록 다른 더 높은 정수배(예를 들면, 8fsc)로 클럭 발생된다. 계수 K가 비정수 일 때조차도 클럭킹 주파수에 대해 정수관계를 유지하는 것에 바람직하다.
본 발명의 다른 양상에 따르면, 주어진 라인율과, 주어진 클럭율과 동일한 픽셀율을 갖는 디지털 비데오 입력신호를 제공하기 위해 주어진 클럭율을 갖는 소스와, 상기 클럭율을 변화시키지 않고서 상기 픽셀율을 효과적으로 저감시키도록 상기 출력신호를 무효 간격과 서로 공간을 둔 매 라인당 저감된 수효의 픽셀을 갖는 비데오 출력신호를 상기 주어진 클럭율로 기억수단에 기록해 넣고, 시간 압축 비데오 출력 신호를 제공하도록 기억된 신호를 더 높은 클럭율로 판독해내기 위한 기억수단과, 상기 상기 무효 간격동안 상기 비데오 출력신호로 변환하기 위해 상기 소스에 결합된 비율 변환기 수단과, 상기 비데오 출력신호의 기억을 방해하기 위한 금지수단을 포함하는 텔레비젼 장치가 제공된다.
본 발명의 원리는 NTSC, PAL 또는 SECAM 포맷형 신호와 같은 표준 비데오 신호의 표시된 라인의 수를 증가시키기 위하여 라인 기억장치, 필드 기억장치, 떠는 그와 같은 메모리의 조합을 채용하는 형태의 순차 주사 시스템에 적용될 수 있다. 이러한 시스템에서, 비데오 신호가 본 발명에 따라서 표시 라인율의 증가보다 큰 계수만큼 압축될 때 편향력 요구조건이 감소된다. 제1도의 특정 시스템에서, 추가적인 잇점은 메모리 기억 요구조건이 감소되고, 압축계수가 정수가 아닐 경우조차도 메모리 클럭신호가 정수와 관련되는 방식으로 비데오 압축계수가 제어되는 점이다. 본 발명의 이와 같은 특정 실시예에 대한 후자의 특성은 판독 및 기록 클럭 신호 발생을 크게 단순화한다.
제1도의 수상기 및 모니터(10)(이후부터 수상기라 칭함)는 표시용 비데오 신호를 가속(시간 압축)시키기 위하여 1라인 메모리를 채용하는, 소위 라인 순차 주사형으로 구성된다. 설명하기 위하여, 비데오 신호는 라인 길이가 52.6μs의 활성 비데오(즉, 표시될 화상정보)와 수평 동기 및 칼라 버스트 기준신호를 운반하는 11.0μs의 귀선 소거 시간을 포함하는 약 63.6μs인 NTSC 포맷으로 구성되는 것으로 가정하자. 이 표준 포맷은 타이밍 선도 A에 의해 제2도에서 설명된다.
수상기(10)는 RF 변조 비데오 신호원에 연결하기 위한 안테나 입력단자(ANT)를 구비하고 기본대역 비데오 출력신호 S1을 제공하기 위한 출력을 구비한 종래 설계의 동조기, IF 증폭기, 검출기 유니트(12)를 포함한다. 기본대역 신호 S1은 교번적으로 보조(AUX) 입력단자(16)에 결합된 소스에 의해 제공될 수 있다. 유니트(12)는 모니터 전용 적용을 위해 제거될 수 있다.
유니트(12)는 터미널(16)로부터의 기본대역 S1은 신호 S2와 같은 디지털 형태로 변환하기 위하여 종래 설계의 아날로그 - 디지털 변환기(예를 들면, 8비트 비데오 플래쉬(flash) 변환기)에 인가된다. 디지털 형태로의 변환은 본 발명의 본 실시예에서는 이것이 랜덤 악세스 메모리(RAM) 기억요구 조건을 감소시키기 위한 후속 2진율 변환을 용이하게 하고 메모리 클럭 요구조건을 단순화하므로 잇점이 있다. 본 발명에 대한 이러한 특성이 특정의 적용에 바람직하지 않다면, 변환기(18)는 제거되고, CCD(전하 결합 장치) 메모리와 같은 의사 디지털 또는 샘플 데이터 형태의 클럭형 메모리에 의해 비데오 시간 압축이 제공된다.
디지털화 비데오 신호 S2는 신호 S2의 수평 동기화 성분(H)과 수직동기화 성분(V)을 분리하는 디지털 동기 분리기(20)에 인가된다. 교번적으로, 분리기(20)는 아날로그 형태로 구성되며, 이 경우 디지털 신호 S2보다도 오히려 아날로그 신호 S1가 그 입력에 인가될 것이다. 수직 동기 성분(예를 들면, 단색도 NTSC비데오에 대해 60Hz 또는 칼라에 대해 59.95Hz)은 종래의 수직 구동 유니트(22)를 경유하여, 키네스코프나 투사형 장치를 포함하는 종래의 표시 유니트(24)의 수직 편향 코일에 인가된다. 수평 동기 성분(H)은 표시 유니트(24)용 2배 라인을 수평 소인 신호 S3를 차례로 발생하는 구동 유니트(27)에 2배 라인율(2H) 수평 동기신호를 제공하기 위해 수평 라인 주파수를 2배로 만드는 주파수 2체배기(26)에 인가된다. 수직 소인율이 NTSC 표준과 대응하고 라인율이 2배로 되었으므로, 표시 유니트(24)는 2배의 라잉 주사 라스터, 즉 262.5가 아닌 필드당 525 라인을 갖는 라스터를 발생한다. 비데오 신호 S2의 라인율은 2배로 되고(즉, 인입 비데오 라인율의 2배), 최종의 2배 라인율 비데오 신호 S4는 표시 유니트(24)에 인가되어, 저감된 라인 구조체 가시도로 매 필드당 525라인을 갖는 표시된 영상을 제공하게 된다.
종래의 순차 주사 수상기에서, 구동 유니트(24)는 각각 26.3μs와 5.5μs의 소인 간격과 귀선 간격을 갖는 표시 유니트(24)의 요크에 2배 라인을 수평 구동 신호를 제공하도록 조정될 것이며, 제2도(파형 B)는 종래의 2배 라인율 비데오 신호의 활성 비데오 간격(26.3μs)과 귀선 소거 간격(5.5μs)이 종래의 NTSC값(각각 52.6μs와 11.0μs)의 정확히
Figure kpo00001
임을 설명한다. 본 발명의 특성은 정상 라인을 비데오 입력신호 S1의 귀선 간격과 실제로 동일한 귀선(귀선 소거)간격을 제공하도록 조정된다는 점이다.
본 발명에 따라서, 비데오 신호는 라인율에서 증가된 것을 초과하는 계수만큼 압축된다. 이 예에서, 비데오는 2.5:1만큼 압축되고, 라인율은 계수 2:1로 증가된다. 그 결과, 수평 귀선에 이용할 수 있는 시간량은 제2도의 선도 C 및 D로 설정된 바와 같이 10.8μs이다. 편향 요구 조건은 좀더 크게 압축된 활성 주사시간이 하나의 표준 시간 간격에서 2압축 활성 주사와 2표준 귀선 시간을 허용하므로 따라서 상당히 완화된다. 표시 유니트(24)에서의 주어진 표준 편향 요크의 경우, 공급 전압은 정상의 2.5배(2배가 아니라)일 것이고, 요크를 가로 지르는 피크 귀선 전압과 귀선의 시작시에 전압의 상승율(dv/dt)은 표준(비 순차 주사)시스템에서와 동일하다. 2 : 1 압축 (표준 순차 주사)에서 2.5 : 1 압축으로 변화시키면 턴 오프 손실을 계수 4만큼 감소시키게 되고, 수평 출력 장치상의 피크 귀선 전압은 실제로 5.5μ만이 귀선을 위해 이용할 수 있는 경우의 결과 이하이다.
상기의 사실을 요약하면, 제2도에 도시된 바와 같이, NTSC 비데오의 표준 라인은 52.6μs의 활성 비데오와 11μs의 귀선(귀선 소거) 시간을 포함한다. 표준 라인 2배 순차 주사 시스템에서, 표시 라인 간격은 26.3μs의 활성 비데오와 5.5μs의 귀선 시간을 포함하는 31.8μs이다. 본 발명에 따른 비데오를 2.5:1로 압축함으로써 (NTSC 포맷 신호의 경우), 한 라인은 귀선 소거를 위해 그중 4.4μs가 이용가능한 25.4μs를 점유할 것이다. 다른 비데오 압축 계수가 이용될 수도 있다. 그러나, 도시되는 바와 같이, 계수 2.5:1은 2배 주사(2:1 라인율 증가)시스템에서NTSC신호용으로 최적이다.
비데오 신호 S2는 비데오 처리 유니트(28)를 경유하여 변환기(18)의 출력에 결합된 입력과 디지털-아날로그 변환기(D/A)(29)를 경유하여 표시 유니트(24)에 결합된 출력을 구비하는 순차 주사 처리기(30)에 의해 제1도의 수상기에서 압축된다. 비데오 처리 유니트(28)는 종래의 설계로 구성되며, 색도-휘도 분리, 살색 톤 정정, 피킹등과 같은 기능을 제공한다. 도면을 단순화하기 위하여 색도 처리는 도시되지 않으며, 색도 신호(휘도신호로부터 분리적으로 처리될 경우)는 처리기(30)와 유사한 처리기에서 계수 2.5:1만큼 압축된 다음, 휘도와 대략 혼합되어 표시 유니트(24)용의 적절한 구동 신호를 제공하게 된다.
처리기(30)에서, 비데오 처리 유니트(28)에 의해 제공된 비데오 신호 S5는 타이밍 유니트(32)와 5:4 데이타율 변환기(34)에 인가된다. 타이밍 유니트(32)는 칼라 부반송파 주파수의 4배(4Fsc)와 동일한 주파수를 갖는 백색 클럭 신호 S6와, 비데오 신호 S5의 칼라 부반송파 주파수의 8배(8Fsc)와 동일한 주파수를 갖는 판독 클럭 신호 S7을 포함하는 여러 타이밍 신호를 발생하기 위하여 종래의 카운터, 디코더 및 버스트 고정 루프를 포함한다.
4Fsc 클럭신호 S6은 비데오 신호 S1의 변환(샘플링)율을 제어하기 위하여 도체(도시안됨)를 경유하여 A/D변환기(16)에 인가된다. 따라서, 신호 S5의 데이터율은 기록 클럭율 또는 약 14.3×106워드/초와 대응하는데, 여기서 각각의 (8비트)워드는 신호 S5의 1픽셀(화상소자)을 나타낸다. 편리하게 하기 위하여, 데이터(워드)율은 MHz의 값으로 표시된다.
변환기(34)는 약 11.5MHz의 유효 데이터율(위에서 규정된 바와 같이)과 아래에 설명되는 바와 같은 14.3MHz의 클럭율을 갖는 비율 저감 비데오 신호 S8를 제공하기 위해, 신호 S5의 데이터율을 계수 5 : 4만큼 감소시키는 데이터율 변환기이다. 클럭율을 변경시키지 않고서 유효 데이터율을 바꾸는 변환기는 제5도에서 설명되고 후속적으로 설명된다. 제4도는 수반된 원리를 설명한다. 입력신호 S5(파형 B)는 4Fsc 클럭(파형 A)과 동기인 14.3MHz 픽셀 워드를 포함한다. 각각의 5입력 픽셀 A1내지 A5의 경우, 변환기(34)는 4출력 픽셀 B1 내지 B4와 무효 또는 블랭크 픽셀(빗금)을 발생한다. 픽셀 B1은 1클럭 주기만큼 지연된 픽셀 A1과 동일하다. 픽셀 B2 내지 B4는 도시된 바와 같이 픽셀 A2 내지 A5로부터 삽입된다. 신호 S5의 각각의 5픽셀에 대해 4픽셀이 발생되므로, 변환후의 유효 데이터율은 입력 데이터율의
Figure kpo00002
다. 4출력 픽셀의 각 집단이 무효 픽셀에 의해 분리되므로 출력 클럭율은 정확히 입력 데이터율(14.3MHz)과 동일하다.
변환기(34)의 비율 변환은 기록 클럭율의 2배와 동일한 판독 클럭율로 비데오 가속(즉, 시간 압축과 라인 2배화)을 제공하는 메모리(36),(38)의 작동을 허용한다. 종래의 라인 2배화 순차 주사 시스템에서, 판독 클럭 주파수의 메모리는 2:1 비데오 시간 압축을 제공하도록 기록 클럭 주파수를 2배로 만든다. 2.5:1의 클럭 주파수율은 2.5:1의 압축을 제공하는데 필요한 것임을 추측할 수 있을 것이다. 변환기(34)는 본 발명의 특성에 따라, 2.5:1의 비데오 압축을 획득하는데 종래의 2:1 관계의 판독 및 기록 클럭 주파수가 이용되도록 허용하여, 다른 경우 2.5:1의 압축을 획득하는데 요구될 수도 있는 초단파(VHF)판독 클럭 신호(예를 들면 10Fsc)의 필요성을 배제하게 된다. 더 나아가, 타이밍 유니트(32), 에서 8Fsc에서의 판독 클럭 신호는 기록 클럭 신호 주파수를 단순히 2배로 함으로써 종래의 방식으로 획득될 수 있다. 이는 비정수(2.5:1)에 의해 연관된 클럭 신호를 발생시키기 위하여 분리 위상 고정 루프에 대한 필요성을 배제한다.
비율 변환된 신호 S8은 정상 라인 주사율로 스위치하는 스위치(40)를 경유하여 메모리(36),(38)에 교번적으로 인가된다. 또 다른 정상 라인을 작동형 스위치(42)는 메모리(36),(38)의 출력을 D/A 변환기(29)를 경유하여 표시기(24)에 교번적으로 결합한다. 두개의 또 다른 스위치(44),(46)는 판독 및 기록 신호를 메모리(36),(38)에 각각 인가하여, 한 메모리가 4Fsc 클럭율로 기록될 때 다른 메모리가 8Fsc 클럭율로 2회 판독된다. 종래의 순차 주사 시스템에서, 이는 계수 2만큼 비데오 신호를 시간 압축할 것이고, 라인율을 2배로 한다. 그러나, 본 시스템에서, 메모리에 기억된 데이터는 계수 5:4만큼 비울 변환되었다. 따라서, 기억된 것은 사실상 비데오의 사전 단축된 라인이다. 메모리가 정상(인입)라인율의 2배 비율로 판독될 때 출력 신호는 10:4 또는 2.5:1의 순 압축계수와 동일한 클럭율(2:1)과 비율 변환비(5:4)와의 곱과 같은 계수만큼 압축된다.
변환기(34)에 의해 발생된 무효 픽셀을 포함하는 메모리 어드레스 위치 스킵 작동의 복잡성과 낭비된 메모리 공간을 배제하기 위하여, AND 게이트(50)가 기록 클럭 라인에 보간된다. 각각의 무효 픽셀이 나타남에 따라(제4도,파형 C),유니트(34)에 의해 제공되는 펄스 P는 게이트(50)를 디스에이블 시켜(파형 D), 기록 클럭(파형 E)에 대해 모든 제5펄스를 금지하게 된다. 따라서, 무효 픽셀은 메모리(36),(38)에 기억되지 않고, 메모리 용량은 비율 변환 계수만큼 감소될 수 있다. 이 개선된 메모리 효율에 대한 한 실시예에서, 4Fsc로 샘플링된 NTSC 비데오 신호는 정상적으로 라인당 910픽셀을 갖는다. 본 발명에 대한 이 실시예에서, 변환기(34)는 유효 데이터율을 20%만큼 감소시킨다. 4픽셀(보간된)은 수신된 각 라인에 대해 기억된다. 이는 종래의 순차 주사 시스템에서 요구된다.
메모리(36),(38)로부터 회복된 비데오 신호가 표시 유니트(24)의 수평 라인율보다 큰 계수만큼 압축되므로, 클럭 스위치(44),(46)는 제2도에 설명된 바와 같이 판독 작동 사이에 6.4μs동안 메모리 판독 작동을 멈추도록 중지(P) 위치를 구비한다. 이 6.4μs 판독 중지 간격은 압축된 비데오 신호의 4.4μs귀선 소거 간격과 합께, 이미 설명된 바와 같이 NTSC 비데오 입력신호의 귀선 시간과 실제로 동일한 10.8μs의 표시 유니트(24)용 전체 귀선 시간을 제공하여 스위칭 손실을 저감하게 되고 수평 구동 유니트(27)의 출력단에서의 dv/dt 스트레스를 저감하게 된다.
제3도는 비데오의 2라인(N과 N+1)이 수신될 때(파형 A), 처리기(30)의 작동에 대한 요약을 제공한다. 파형 D 내지 G는 스위치가 표시 유니트(24)의 2-H 동기 타이밍과 일치하는 판독 위치 R에 배치되고, 다음 2-H 동기 펄스전의 6.4μs동안 중지 위치에 배치되는 곳에서의 작동을 설명한다. 파형 H 내지 K는 2-H 동기 펄스 후 6.5㎲ 중기가 즉각 수행된다는 점을 제외하면 파형 D내지 G와 유사하다. 둘중 어느 한 경우에 대해, 그 결과는 동일하며, 즉 처리된 비데오 신호 S4의 전체 귀선 시간은 10.8μs이다.
제5도는 비율 변환기(34)에 대한 양호한 이행에 대해 설명한다. 14.3MHz 비데오 신호 S5는 1클럭 주기 자연 유니트(502)와, 2배(×2) 체배기(504)와 가산기(506) 내지 (510)에 인가된다. 지연 유니트(502)는 14.3MHz(4FSC) 클럭의 1클럭 주기만큼 지연된 신호 S5이고, 가산기(510), (512)와 멀티플렉스 스위치(514)의 1입력에 인가된다. 가산기(506)의 출력은 3(즉, 1+2) 배율된 신호 S5이고, 가산기(512)에 인가되고 또한 한 클럭 지연 유니트(516)를 경유하여 가산기(508)에 인가된다. 가산기(508), (510), (512)의 출력은 제산기(520), (522), (524) (스케일링 계수 1/4, 1/2, 1/4를 구비함)를 경유하여 스위치(514)의 2,3 및 4입력에 결합되며, 그 0입력은 접지된다. 스위치(514)는 4FSC클럭에 의해 클럭 발생된 모듈로 5카운터(529)에 의해 제어된다. 0에 대한 계수는 기록 클럭 금지 펄스 P를 발생하기 위하여 OR 게이트(530)에 의해 감지된다.
제4도에서, 계수 0에서 스위치(514)는 위치 0에 있어서 신호 S8에 대해 무효 출력신호를 제공하게 되고, 게이트(530)는 디스에이블되어(출력은 논리 저), 메모리(36) (또는 38)에 무효 데이터 바이트(8비트 바이트로 추정됨)의 기억을 방해하도록 AND 게이트(50)를 디스에이블 하는 기록 클럭 금지 펄스 P를 제공하게 된다. 카운트 1에서, 스위치(50)는 1클럭 주기만큼 지연된 신호 S5의 바이트(픽셀) A1과 동일한 바이트(픽셀) B1을 제공하도록 지연 유니트(502)의 출력을 선택한다. 카운트 2에서 , 스위치(50)는 (3A2+A3)/4와 동일한 선형 보간된 픽셀 B2에 대응하는 제산기(520)의 출력을 선택한다. 위치 3과 4에서, 각각 (A3+A4)/2와 (A4+3A5)/4와 동일한 출력 픽셀 B3과 B4가 발생되며, 그 주기가 반복한다.
처리기(30)는 저감된 메모리 기억 요구와 정수 관계 판독 및 기록 클럭 신호 주파수에 대한 장점이 바람직하지 않은 곳에서의 적용시에 제6도에 도시된다. 수정은 삭제 비율 변환기(34)와 AND 게이트(50)와 수정 타이밍 및 유니트(32)를 소망의 압축 비율 2.5:1(4Fsc 기록, 10Fsc 판독)과 관련된 판독 및 기록 클럭을 발생하게 된다. 작동에 있어서, 수정된 처리기는 메모리당 910픽셀(720이 아니라)과 더 높은 판독 클럭 주파수(28.6MHz가 아닌 35.8MHz)를 필요로 하는 범위에서 제2도 및 제3도에 도시된 것과 동일한 출력신호 포맷을 발생한다.

Claims (8)

  1. 주어진 라인 반복율을 갖는 비데오 입력신호(S2,S5)를 제공하기 위한 소스(14,12,18,28; 16,18,28)와, 상기 비데오 입력신호를 시간 압축하고 라인 반복율을 증가시키기 위해 소스에 결합되어 처리된 비데오 출력신호를 제공하는 처리 수단과, 처리된 비데오 출력신호를 표시하기 위하여 상기 처리 수단에 결합된 표시 수단(24)을 포함하는 텔레비젼에 있어서, 처리 수단(30,20,26,27)은 비데오 입력신호를 계수 K로 압축하고, 라인 반복율을 계수 N으로 증가시키며, 여기서 K는 N보다 큰 것을 특징으로 하는 순차 주사 텔레비젼.
  2. 제1항에 있어서, 계수 K 및 N은 처리된 비데오 출력신호의 수평 귀선 간격에 이용할 수 있는 시간이 비데오 출력신호의 수평 귀선 간격에 이용할 수 있는 시간과 실제로 동일하도록 선택되는 것을 특징으로 하는 순차 주사 텔레비젼.
  3. 제1항 또는 제2항에 있어서, 각 라인에서 픽셀의 수를 저감시키기 위한 수단(34,제5도)과 픽셀의 수가 감소되는 라인을 시간 압축하기 위한 수단(36,38,40,42)을 포함하는 것을 특징으로 하는 순차 주사 텔레비젼.
  4. 제3항에 있어서, 저감 수단은 각각의 라인에서 픽셀의 수를 감소시키도록 각 라인에서 픽셀의 집단을 결합하기 위한 보간수단(504,506,508,510,512,520,522,524)을 포함하는 것을 특징으로 하는 순차 주사 텔레비젼.
  5. 제4항에 있어서, 저감수단(34,제5도)은 비데오 신호의 라인을 발생하고, 각각의 라인에서 유효 라인 지속 기간이 감소되지 않도록 저감된 수효의 픽셀에는 무효로 군데군데 삽입되며, 시간 압축시간은 저감된 수효의 픽셀을 기억하도록 배열된 메모리 수단(36,38)을 포함하여, 상기 순차 주사 텔레비젼 시스템은 메모리 수단이 무효를 기억하는 것을 방지하기 위한 수단(530,50)을 더 포함하는 것을 특징으로 하는 순차 주사 텔레비젼.
  6. 소스가 비데오 입력신호를 주어진 샘플링 클럭율과 라인당 샘플수를 구비하는 디지털 형태로 변환하기 위한 수단을 포함하는 제1항 또는 제2항에 따른 텔레비젼에 있어서, 처리 수단은 상기 샘플링 클럭율을 변경시키지 않고서 라인당 샘플의 수효를 저감시키기 위한 수단(34,제5도)을 포함하는 것을 특징으로 하는 순차 주사 텔레비젼.
  7. 제6항에 있어서, 저감 수단(34,제5도)은 디지털 비데오의 라인을 발생하고, 각각의 라인에는 무효를 삽입한 저감된 수효의 픽셀이 있어서 샘플링 클럭율을 변경시킴 없이 라인당 픽셀의 수효를 효과적으로 저감하게 되며, 처리수단은 시간 압축에 영향을 미치도록 하기 위하여 저감수단에 의해 발생된 픽셀의 라인을 상기 샘플링 클럭율로 기억수단에 기록하고 픽셀을 기억수단으로부터 더 높은 비율로 판독하기 위한 기억수단(36,38) 및 수단 (40,42,32,46)과, 무효가 기억수단에 기록되는 것을 방지하기 위한 수단(530,50)을 더 포함하는 것을 특징으로 하는 순차 주사 텔레비젼.
  8. 주어진 라인율과, 주어진 클럭율과 동일한 픽셀율을 구비하는 디지털 비데오 입력신호(S5)를 제공하기 위하여 주어진 클럭율을 갖는 소스(18,28)를 구비하는 텔레비젼에 있어서, 상기 클럭율을 변경시키지 않고서 상기 비데오 출력신호를, 상기 픽세율을 효과적으로 저감시키도록 무효 간격으로 삽입된 저감된 수효의 라인당 픽셀을 갖는 비데오 신호로 변환하기 위하여 상기 소스에 결합된 비율 변환수단(34)과, 기억수단(36,38)과, 시간 압축된 비데오 출력신호(40,46,42,44,32)를 제공하기 위하여 상기 비데오 출력신호를 상기 주어진 클럭율로 기억수단에 기록하고 기억된 신호를 더 높은 클럭율로 판독하기 위한 수단과, 상기 무효 간격동안 상기 비데오 출력신호의 기억을 방지하기 위한 금지수단(530,50)을 포함하는 것을 특징으로 하는 순차 주사 텔레비젼.
KR1019850007964A 1984-11-30 1985-10-28 순차 주사 텔레비젼 KR930012088B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/676,946 US4605962A (en) 1984-11-30 1984-11-30 Progressive scan television system with video compression exceeding display line rate
US676,946 1984-11-30

Publications (2)

Publication Number Publication Date
KR860004530A KR860004530A (ko) 1986-06-23
KR930012088B1 true KR930012088B1 (ko) 1993-12-23

Family

ID=24716677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850007964A KR930012088B1 (ko) 1984-11-30 1985-10-28 순차 주사 텔레비젼

Country Status (8)

Country Link
US (1) US4605962A (ko)
JP (1) JPH0763184B2 (ko)
KR (1) KR930012088B1 (ko)
DE (1) DE3542102C2 (ko)
FR (1) FR2574240B1 (ko)
GB (1) GB2168219B (ko)
HK (1) HK55693A (ko)
SG (1) SG31791G (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730215A (en) * 1986-05-30 1988-03-08 Rca Corporation Compatible wide screen television system with variable image compression/expansion
GB8630556D0 (en) * 1986-12-22 1987-02-04 Emi Plc Thorn Cathode ray tube displays
US4870489A (en) * 1987-07-23 1989-09-26 Ducret Robert P NTSC compatible HDTV transmission system
DE3803835A1 (de) * 1988-02-09 1989-08-17 Thomson Brandt Gmbh Transcoder
US5223928A (en) * 1988-06-14 1993-06-29 Matsushita Electric Industrial Co., Ltd. Television receiver
US4941045A (en) * 1988-10-11 1990-07-10 Scientific-Atlanta, Inc. Method and apparatus for improving vertical definition of a television signal by scan conversion
EP0441661B1 (en) * 1990-02-09 1996-01-10 Sharp Kabushiki Kaisha A driving method and a driving device for a display device
JPH0468685A (ja) * 1990-07-03 1992-03-04 Matsushita Electric Ind Co Ltd 映像信号処理装置
US5175619A (en) * 1990-11-26 1992-12-29 Thomson Consumer Electronics, Inc. Progressive scan television system using luminance low frequencies from previous field
KR0126330Y1 (ko) * 1993-10-23 1998-12-15 김광호 텔레비젼 수상기의 더블스캔 제어회로
UA22127C2 (uk) * 1996-09-10 1998-04-30 Сергій Іванович Мірошніченко Телевізійhа система високої розрізhяльhої здатhості
US6166772A (en) * 1997-04-01 2000-12-26 Compaq Computer Corporation Method and apparatus for display of interlaced images on non-interlaced display
JP2000023063A (ja) * 1998-06-26 2000-01-21 Sony Corp 映像再生装置及び再生方法
JP2001320680A (ja) * 2000-05-09 2001-11-16 Sony Corp 信号処理装置および方法
US8638151B2 (en) * 2011-09-29 2014-01-28 Microchip Technology Incorporated Variable frequency ratiometric multiphase pulse width modulation generation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1391434A (en) * 1971-03-26 1975-04-23 British Broadcasting Corp Television standards conversion
JPS55132173A (en) * 1979-03-31 1980-10-14 Toshiba Corp Television picture converter
US4322750A (en) * 1979-05-08 1982-03-30 British Broadcasting Corporation Television display system
JPS57111177A (en) * 1980-12-26 1982-07-10 Sony Corp Television picture receiver
US4550335A (en) * 1981-02-02 1985-10-29 Rca Corporation Compatible and hierarchical digital television system standard
SE8202741L (sv) * 1981-05-11 1982-11-12 Rca Corp Kompatibelt, transkodningsbart och hierarkaliskt digitaltelevisionssystem
US4400719A (en) * 1981-09-08 1983-08-23 Rca Corporation Television display system with reduced line-scan artifacts
JPS5879378A (ja) * 1981-11-05 1983-05-13 Sony Corp テレビジヨン受像機
JPS5896460A (ja) * 1981-12-03 1983-06-08 Sony Corp テレビ受像機
US4415931A (en) * 1982-03-18 1983-11-15 Rca Corporation Television display with doubled horizontal lines
JPS5972889A (ja) * 1982-10-19 1984-04-24 Sony Corp デイジタルカラ−ビデオ信号の伝送装置

Also Published As

Publication number Publication date
HK55693A (en) 1993-06-18
GB8528651D0 (en) 1985-12-24
US4605962A (en) 1986-08-12
JPS61134192A (ja) 1986-06-21
JPH0763184B2 (ja) 1995-07-05
FR2574240B1 (fr) 1989-01-06
GB2168219A (en) 1986-06-11
DE3542102C2 (de) 1994-09-29
SG31791G (en) 1991-06-21
GB2168219B (en) 1988-05-05
KR860004530A (ko) 1986-06-23
DE3542102A1 (de) 1986-06-05
FR2574240A1 (fr) 1986-06-06

Similar Documents

Publication Publication Date Title
KR100190247B1 (ko) 텔레비젼 화상을 나란하게 디스플레이하는 비디오 시스템
KR930012088B1 (ko) 순차 주사 텔레비젼
KR940011887B1 (ko) 비데오 표시 시스템
US4415931A (en) Television display with doubled horizontal lines
RU2024215C1 (ru) Телевизионная воспроизводящая система
KR930011594B1 (ko) 비디오 신호 처리장치
KR950005052B1 (ko) 광역 스크린 텔레비젼 시스템
JPS58151781A (ja) コンパチブル・ワイド・スクリ−ン・テレビジヨン装置
JP2952631B2 (ja) ビデオメモリ装置
JPH07121085B2 (ja) ビデオ信号処理装置
KR0152434B1 (ko) 주사방향전환을 사용하는 화상디스플레이장치
JP2603813B2 (ja) 順次走査ビデオ信号処理装置
KR930008174B1 (ko) 영상신호를 위한 방식 변환장치 및 그 방법
KR100394288B1 (ko) 제1및제2수신비디오신호의비디오픽쳐디스플레이방법과비디오디스플레이장치
US6144415A (en) Apparatus for sampling and displaying an auxiliary image with a main image to eliminate a spatial seam in the auxiliary image
US4580163A (en) Progressive scan video processor having parallel organized memories and a single averaging circuit
KR930008175B1 (ko) 영상신호를 위한 방식변환장치
US6307597B1 (en) Apparatus for sampling and displaying an auxiliary image with a main image
EP0241284B1 (en) Television display system
KR100388518B1 (ko) 주영상과함께보조영상을샘플링및디스플레이하는장치
JP2911133B2 (ja) ハイビジョン受信機の時間圧縮装置
KR100229292B1 (ko) 비디오 디스플레이 제어 시스템_
KR0123769B1 (ko) 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로
KR100209849B1 (ko) 와이드 스크린 텔레비젼용 수평 패닝 장치
KR930004829B1 (ko) 순차 주사 처리기

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee