KR930011353B1 - 디램의 이중 워드라인 승압회로 - Google Patents

디램의 이중 워드라인 승압회로 Download PDF

Info

Publication number
KR930011353B1
KR930011353B1 KR1019900012447A KR900012447A KR930011353B1 KR 930011353 B1 KR930011353 B1 KR 930011353B1 KR 1019900012447 A KR1019900012447 A KR 1019900012447A KR 900012447 A KR900012447 A KR 900012447A KR 930011353 B1 KR930011353 B1 KR 930011353B1
Authority
KR
South Korea
Prior art keywords
signal
word line
input
line
circuit
Prior art date
Application number
KR1019900012447A
Other languages
English (en)
Other versions
KR920005148A (ko
Inventor
도정기
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900012447A priority Critical patent/KR930011353B1/ko
Publication of KR920005148A publication Critical patent/KR920005148A/ko
Application granted granted Critical
Publication of KR930011353B1 publication Critical patent/KR930011353B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

디램의 이중 워드라인 승압회로
제1도는 종래의 디램 워드라인 승압회로도.
제2도는 본 발명에 따른 디램의 이중 워드라인 승압회로도.
제3도는 본 발명에 따른 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1-1n : 워드라인 21-2n: 스위칭 트랜지스터
31-3n: 비트라인 4, 30C : 캐패시터
5, 30e : 인버터 6 : 워드라인신호 입력라인
7.30a, 30b : 엔모오스 트랜지스터 20 : 부우스팅 승압회로
30 : 챠지펌프 승압회로 50n-50nn: 메모리셀
본 발명은 디램(DRAM)의 워드라인 승압회로에 관한 것으로, 특히 장시간의 로우어드레스 스트로브(
Figure kpo00001
) 동작시에 고전압을 유지하는데 적당하고, 워드라인 고압 안정화 및 대기(Stand-by)시 전력소모를 없애는데 적당하도록한 디램의 이중 워드라인 승압회로에 관한 것이다.
종래에는 디램동작시 기록(Write) 동작을 적절화 하기 위해 워드라인을 동작전압보다 높이기 위한 부우스트(Boost) 회로만 두거나 좀더 개량된 부우스트 전압을 유지시키기 위한 안정화 회로를 갖고 있다. 제1도에서 종래의 워드라인 구조를 설명하면, 메모리셀(50-50nn)을 동작시키는 워드라인(11-1n)과, n개의 워드라인(11-1n)중 일부를 선택하기 위해 어드레스 입력신호(Ax1-Axn)에 의해 동작되는 스위칭 트랜지스터(21-2n)와, 워드라인 입력신호 라인(6)과, 입력신호(I1)에 의해 동작되는 프리챠지 소자(Precharge Device)인 엔모오스 트랜지스터(7)와, 워드라인 입력신호 라인(6)에 연결되어 입력신호(I2)를 인가받는 인 버터(5)에 의해 구동되는 부우스트(Boost) 캐패시터(4)와, 안정화 동작을 위한 오실레이터(10), 모오스 캐패시터(11) 및 엔모오스 트랜지스터(12)로 구성되는 고압 안정화 회로(14)로 구성된다. 상기에서 미설명부호 31-3n은 비트라인이다.
상기 구성장치의 동작상태를 설명하면, 적절한 어드레스 신호에 의해 동작시킬 워드라인이 선택되면, 입력시킨(I1)에 의해 프리챠지 소자인 엔모오스 트랜지스터(7)를 통해 워드라인신호 입력라인(6)이 VDD-△V'만큼 프라챠지되고, 이때 부우스트 캐패시터(4)의 신호입력 라인(13)이 '로우'상태를 유지하고 있다가 입력 신호(I2)에 의해 '하이＂로 됨에 따라 워드라인신호 입력라인(6)이 부우스트 캐패시터(4)의 캐패시터값과 워드라인신호 입력라인(6)의 기생적인 캐패시터값의 비에 따라 워드라인신호 입력라인(6)을 VDD+△V'만큼 승압시킨다.
그런데, 상기의 종래 장치에서는 승압된 워드라인신호 입력라인(6)은 시간이 지남에 따라 누설(Leakage)등에 의해 강하되는 경향이 있으며, 이러한 현상은 워드라인이 장시간 고압으로 있어야 할 경우 적정동작을 일으키지 못하는 원인이 되므로 이를 보상하기 위해 오실레이터(10)가 부가된 캐패시터(11) 및 엔모오스 트랜지스터(12)의 고압 안정화 회로(14)를 추가하여 지속적으로 승압동작을 유지시켜 적정동작을 보장하고 있다. 즉, 종래에는 누설에 따른 전압강하를 방지하기 위해 소자 콘트롤 신호와 관계가 없는 오실레이터를 이용하여 계속 승압을 하므로 소자의 동작주기와 일치하지 않아 최적의 소자 동작상태를 보장하지 못하고, 또한 동작조건에 따른 보상등이 이루어지지 않으므로 적정한 승압치등을 산출하기 어려운 실제가 어렵고 비효율적인 단점이 있었다.
본 발명은 이러한 종래의 문제점을 해결하기 위하여, 오실레이터를 사용하지 않고 워드라인 입력신호를 적절히 승압할 수 있고, 각 소자 동작과 조화를 이루고 대기시 전력소모를 줄일 수 있게 창안한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 발명에 따른 디램의 이중 워드라인 승압회로도로서, 이에 도시한 바와같이 워드라인(11-1n)에 의해 동작되는 메모리셀(5011-50nn)과, 상기 메모리셀(5011-50nn)을 선택하기 위해 어드레스신호(Ax1-Axn)에 의해 동작되어 워드라인신호 입력라인(6)에 어레이 수만큼 존재하는 스위칭 트랜지스터(21-2n)와, 입력신호(I1)에 의해 제어를 받아 상기 워드라인신호 입력라인(6)를 프리챠지시키는 엔모오스 트랜지스터(7)와, 인버터(5) 및 캐패시터(4)로 구성되고, 입력신호(I2)에 의해 상기 워드라인신호 입력라인(6)을 승압 시키는 부우스팅 승압회로(20)와, 엔모오스 트랜지스터(30a,30d), 인버터(30e) 및 캐패시터(30c)로 구성되고 입력신호(I3)의 제어를 받아 상기 워드라인신호 입력라인(6)을 승압시키는 챠지펌프 승압회로(30)를 포함하여 구성된다.
이와 같이 구성된 본 발명의 작용효과를 제3도의 파형도를 참조하여 상세히 설명하면 다음과 같다.
제3도에 도시된 바와 같이, 로우어드레스 스트로브신호(
Figure kpo00002
)의 입력이 지연된 입력신호(I1)의 '하이'에 의해 엔모오스 트랜지스터(7)가 도통되어 워드라인신호 입력라인(6)이 VDD-△V(엔모오스 트랜지스터(7)의 문턱전압) 만큼 프리챠지하고, 이후 입력신호(I1)의 '로우'에 의해 엔모오스 트랜지스터(7)가 '오프'되고, 이차 지연신호인 입력신호(I2)가 '하이'에서 '로우'로 변환하면, 인버터(5)에서 고전위신호가 출력되어 캐패시터(4)에 인가되므로 워드라인신호 입력라인(6)이 VDD+△V' 만큼 승압된다. 이때 어드레스 신호 Ax가 '하이'로 되어 워드라인(I1-In)이 VDD+△V' 만큼 올라간다. 한편 Ax로 표시된 신호는 VDD+△V'를 전송할 만큼 전압이 높여진 제어신호이다. 디램에서 일반적인 동작은 하나의 로우어드레스 스트로브신호(
Figure kpo00003
)에 하나의 칼럼어드레스 스트로브신호(
Figure kpo00004
) 혹은 칼럼어드레스에 대응되어 전체적으로 짧은 사이클 시간을 갖게되나, 부가된 기능중 페이지 모드(Page Mode) 스태틱 칼럼모드(Static Column Mode), 시리얼모드(Serial Mode)등에서는 하나의 로우어드레스 스트로브신호(
Figure kpo00005
)에 다수의 칼럼어드레스 스트로브신호(
Figure kpo00006
) 혹은 어드레스가 대응되어 여러번의 리드/라이트(Read/Write)를 수행가능토록 하였다.
이때 로우어드레스 스트로브신호(
Figure kpo00007
) 측면에서 긴 사이클(Cucle) 시간이 소요되어 초기 로우어드레스 스트로브신호(
Figure kpo00008
)에 지연된 입력신호(I1)로 한번 승압한 워드라인 전압은 시간에 따라 누설(Leakage)등으로 인하여 전압강하가 일어나 오동작을 유발하게 된다. 본 발명에서는 이런 오동작을 방지하기 위해 하나의 로우어드레스 스트로브신호(
Figure kpo00009
) 동작중 반복되어 칼럼어드레스 스트로브신호(
Figure kpo00010
) 혹은 어드레스 신호를 이용하여 이중의 승압동작을 만들어 주는 것으로서, 제2도에서 캐패시터(4)에 비해 작은 캐패시터(30c)를 칼럼어드레스 스트로브신호(
Figure kpo00011
) 혹은 어드레스의 지연신호로 만든 입력신호(I3)를 이용하여 엔모오스 트랜지스터(30a,30d), 캐패시터(30c) 신호라인(6')으로 구성되는 충전펌프 승압회로(30)를 동작시켜 누설전류를 보상한다. 이때 보상되는 누설량은 하나의 챠지펌프 사이클중에 Q=CV 즉 Q=30c(V'6(하이)-V'6(로우)) 만큼의 전하가 엔모오스 트랜지스터(30d)에 의한 문턱전압만큼의 C'V'(전하)를 제외하고 워드라인 신호 입력라인(6)으로 유입된다.
이상에서와 같이 본 발명은 기존의 워드라인 전압강하에 의한 오동작을 제거하고, 또 오실레이터 등을 이용한 방법 보다는 소자 동작과 상호 조화를 잘 이루는 회로를 구성할 수 있으며, 최소한의 전하소모로 원하는 동작을 일으킬 수 있고 또 대기시 전력 소모를 줄일 수 있고 레이 아웃면적을 줄일 수 있는 효과가 있게 된다.

Claims (2)

  1. 입력신호(I1)에 의해 워드라인신호 입력라인(6)을 프리챠지시키는 엔모오스 트랜지스터(7)와, 입력신호(I2)에 의해 상기 워드라인신호 입력라인(6)을 승압시키는 부우스팅 승압회로(20)와, 메모리셀(5011-50nn)을 선택하기 위해 어드레스신호(Ax1-Axn)에 의해 동작되어 상기 워드라인신호 입력라인(6)의 신호를 워드라인(11-1n)으로 출력하는 스위칭 트랜지스터(21-2n)로 구성된 디램의 워드라인 승압회로에 있어서, 입력신호(I3)를 반전하는 인버터(30e), 전원전압(VDD)을 통과시키는 엔모오스 트랜지스터(30a), 상기 인버터(30e)의 출력신호 및 상기 엔모오스 트랜지스터(30a)의 출력을 양단에 인가받은 캐패시터(30c) 및 그 캐패시터(30c)의 출력을 상기 워드라인신호 입력라인(6)로 출력하는 엔모오스 트랜지스터(30d)로 구성된 챠지펌프 승압회로(30)를 포함하여 구성된 것을 특징으로 하는 디램의 이중 워드라인 승압회로.
  2. 제1항에 있어서, 입력신호(I3)는 칼럼어드레스 스트로브신호(
    Figure kpo00012
    )를 지연시킨 신호인 것을 특징으로 하는 디램의 이중 워드라인 승압회로.
KR1019900012447A 1990-08-13 1990-08-13 디램의 이중 워드라인 승압회로 KR930011353B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900012447A KR930011353B1 (ko) 1990-08-13 1990-08-13 디램의 이중 워드라인 승압회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900012447A KR930011353B1 (ko) 1990-08-13 1990-08-13 디램의 이중 워드라인 승압회로

Publications (2)

Publication Number Publication Date
KR920005148A KR920005148A (ko) 1992-03-28
KR930011353B1 true KR930011353B1 (ko) 1993-11-30

Family

ID=19302303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012447A KR930011353B1 (ko) 1990-08-13 1990-08-13 디램의 이중 워드라인 승압회로

Country Status (1)

Country Link
KR (1) KR930011353B1 (ko)

Also Published As

Publication number Publication date
KR920005148A (ko) 1992-03-28

Similar Documents

Publication Publication Date Title
JP4039532B2 (ja) 半導体集積回路装置
KR100223990B1 (ko) 반도체 기억장치
KR0183413B1 (ko) 차지-펌프형 부스터 회로
US6021082A (en) Semiconductor memory device including an internal power supply circuit having standby and activation mode
KR100562654B1 (ko) 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자
EP0665484A2 (en) Power reducing circuit for synchronous semiconductor device
JP4043142B2 (ja) メモリデバイス
KR20040014151A (ko) 안정 동작이 가능한 반도체 기억 장치
KR100301036B1 (ko) 데이터입출력마스크입력버퍼의전류소모를감소시키기위한제어부를구비하는동기식반도체메모리장치
US5677886A (en) Sense amplifier circuit in semiconductor memory device
JPH07101553B2 (ja) バッファ回路およびその動作方法
KR100318321B1 (ko) 반도체 메모리의 비트 라인 균등화 신호 제어회로
US5608677A (en) Boosting voltage circuit used in active cycle of a semiconductor memory device
KR100215535B1 (ko) 반도체 기억 장치
KR940004516B1 (ko) 반도체 메모리의 고속 센싱장치
KR0154755B1 (ko) 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치
US6898136B2 (en) Semiconductor memory device, capable of reducing power consumption
US5990729A (en) Semiconductor integrated circuit having first and second voltage step down circuits
KR930011353B1 (ko) 디램의 이중 워드라인 승압회로
KR100429868B1 (ko) 반도체 메모리장치의 어레이 전원 전압 발생회로 및 센스증폭기 구동방법
US5771198A (en) Source voltage generating circuit in semiconductor memory
KR100299192B1 (ko) 반도체집적회로
JPH0541085A (ja) センスアンプ回路
KR100572839B1 (ko) 한 쌍의 상보 신호선 상의 불필요하게 된 전하를 이용하는 반도체 장치
KR0152956B1 (ko) 비트라인 선택회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021018

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee