KR930011216A - 반도체 장치의 소자분리방법 - Google Patents

Abstract

트렌치를 형성한 다음 트렌치 측벽에 얇은 산화막을 성장시키고 트렌치 내부는 진공상태로 남겨둔 채 트렌치개구부를 막아버림으로써 스트레스 문제를 완전히 해결하였으며, 충진방법에서도 SEG기술을 사용하여 공정을 단순화시켰다.

Description

반도체 장치의 소자분리방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따르는 반도체 장치의 소자분리방법을 나타낸 도면.

Claims (9)

1. 반도체 기판상에 산화막 및 질화막을 차례로 형성하고 비활성영역에 대한 개구부를 형성한 후, 상기 개구부내부의 기판 실리콘의 일부를 식각하여 트렌치를 형성한 웨이퍼를 준비하는 공정, 상기 트렌치 내에 얇은 질화막을 형성시키는 공정, 상기 트렌치 상부 측멱에 실리콘 창을 형성하는 공정, 상기 실리콘 창의 양측벽에 서로 맞닿지 않게 선택적으로 에피층을 성장시키는 공정, 상기 에피층을 산화시켜 상기 트렌치 윗부분을 산화막으로 막는 공정, 그리고 상기 질화막 및 산화막을 차례로 제거하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 소자분리방법.
2. 제1항에 있어서, 상기 실리콘 창 형성공정은 상기 트렌치 내에 얇은 질화막을 형성시킨 후, 상기 트렌치내에 레지스트를 상기 트렌치 상부중 일부가 드러나게 채운 후 플라즈마 방식으로 등방성 식각하여 실리콘 창(window)을 형성한 후 레지스트를 제거함을 특징으로 하는 반도체 장치의 소자분리방법.
3. 제1항에 있어서, 상기 에피층 성장시 성장되는 에피층의 두께가 상기 트렌치 폭의 절반이하로 설정되는 것을 특징으로 하는 반도체 장치의 소자분리방법.
4. 제1항에 있어서, 상기 에피층을 일부만 산화시켜 산화 완료된 후의 산화막 폭이 상기 트렌치 폭보다 좁음을 특징으로 하는 반도체 장치의 소자분리방법.
5. 제1항에 있어서, 상기 에피층 성장후 기판과 동일한 도전형의 불순물을 주입하여 산화시키는 공정을 더 포함하여, 트렌지스터 및 소자분리 특성을 향상시킴을 특징으로 하는 반도체 장치의 소자분리방법.
6. 제1항에 있어서, 상기 트렌치 내에 얇은 질화막을 성장시키기 전에 상기 트렌치 식각시 받은 손상을 완화하기 위하여 얇은 산화막을 성장시키는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 소자분리방법.
7. 제1항에 있어서, 상기 트렌치 내에 얇은 질화막을 형성하기 전, 후에 상기 트렌치 측벽에 기간과 동일한 도전형의 불순물을 이온 주입하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 소자분리방법.
8. 제1항에 있어서, 반도체 기판 상에 산화막 및 질화막을 차례로 형성한 후 그 위에 제2산화막을 형성시키고, 상기 에퍼층을 산화시키기 진에 상기 제2산화막을 제거시키는 공정을 추가할 수 있음을 특징으로 하는 반도체장치의 소자분리방법.
9. 제1항에 있어서, 트렌치 내벽에 질화막 외에 산화물의 확산이 되지 않은 물질이 형성됨을 특징으로 하는 반도체 장치의 소자 분리방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.