KR930010728B1 - 필드산화막 형성방법 - Google Patents
필드산화막 형성방법 Download PDFInfo
- Publication number
- KR930010728B1 KR930010728B1 KR1019900018274A KR900018274A KR930010728B1 KR 930010728 B1 KR930010728 B1 KR 930010728B1 KR 1019900018274 A KR1019900018274 A KR 1019900018274A KR 900018274 A KR900018274 A KR 900018274A KR 930010728 B1 KR930010728 B1 KR 930010728B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- field
- film
- field region
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 공정단면도.
제2도는 본 발명의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 초기산화막
3 : 질화막 4 : 필드산화막
PR1-PR2: 감광제
본 발명은 반도체 제조공정중의 필드산화막 형성방법에 관한 것으로, 특히 필드산화중에 발생하는 버즈비크(Bird's Beak) 현상을 방지하는데 적당하도록 한 것이다.
종래의 반도체 소자 제조공정 중 필드산화막 형성공정을 첨부된 제1a도 내지 f도를 참조하여 설명하면 다음과 같다.
먼저 제1a도와 같이 기판(1) 위에 초기산화막(2)을 250-300Å의 두께로 성장시킨 다음 제1b도와 같이 상기 초기산화막(2)위에 질화막(3)을 1000-1600Å의 두께로 증착시킨다.
그리고 제1c도와 같이 이 질화막(3)위에 양성 감광제(PR1)를 입히고 필드영역을 노광 및 현상하여 필드영역을 패터닝한 다음 제1d도와 같이 이 필드영역의 질화막(3)을 건식식각하여 제거한다.
그리고 상기 필드영역에 채널스톱이온을 주입한다.
이어서 제1e도와 같이 필드영역의 잔여감광제(PR1)를 제거한 다음 제1f도와 같이 채널스톱이온이 주입된 필드영역에 필드산화를 행하여 약 5000-7000Å의 두께로 필드산화막(4)을 성장시킨다.
그러나 상기 종래기술은 다음과 같은 단점이 있었다.
필드영역에 채널스톱이온 주입후 필드산화를 행하여 필드산화막을 성장시킬 때 필드산화막(4)이 질화막(3) 밑으로 파고 들어가 제1f도와 같이 버즈비크 현상이 발생하여 액티브 영역이 2t만큼 줄어들게 되므로 반도체 소자의 집적도를 떨어뜨리게 되는 단점이 있었다.
본 발명은 상기 단점을 제거키 위한 것으로 필드산화막 성장시 필드산화막이 질화막 밑으로 파고들어가 버즈비크가 발생되는 것을 방지할 수 있는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 시진공정에 의한 필드영역 한정 후 다시 감광제를 이용하여 필드영역 테두리의 일정부위에 질소이온을 주입하는 단계를 포함한다.
이를 첨부된 도면 제2a도 내지 제2i도를 참조하여 설명하면 다음과 같다.
먼저 제2a도와 같이 기판(1)위에 초기산화막(20을 약 250-300Å의 두께로 성장시키고 이 초기산화막(2)위에 제2b도와 같이 약 1000-1200Å의 두께로 질화막(30을 증착시킨다.
그리고 제2c도와 같이 상기 질화막(3)위에 감광제(PR1)를 도포하고 노광 및 현상하여 필드영역을 한정한 다음 필드영역상의 상기 감광제(PR1)를 선택적으로 제거한다.
이어 제2d도와 같이 노출된 필드영역의 질화막(3)을 건식식각을 행하여 선택적으로 제거한 후 제2e도와 같이 잔여 감광제(PR1)를 제거한다.
지금까지의 공정은 종래의 공정과 동일하다.
그리고 제2f도와 같이 다시 감광제(PR2)를 도포하고 이를 노광 및 현상하여 필드영역의 폭보다 테두리가 일정크기(a) 만큼 작도록 감광제 패턴을 형성한 다음 제2g도와 같이 상기 일정크기(a) 내의 초기산화막(2)과 기판(1)에 이온주입기로 질소이온을 주입한다.
이어 제2h도와 같이 상기 감광제(PR2)를 제거하고 제2i도와 같이 필드산화를 행하여 필드산화막(4)을 성장시키면 질소이온이 주입된 상기 일정크기(a)의 필드영역은 주입된 질소이온에 의해 질화산화막으로 성질이 변형되어 필드산화막(4)의 측면으로 성장되는 것을 방지한다.
이상과 같이 본 발명에 의하면 필드영역의 테두리에 해당하는 초기산화막(2)의 일정부위에 주입된 질소이온막이 필드산화막 성장시 질화산화막으로 변형됨에 따라 필드산화막이 측면으로 성장되는 것을 막게 되므로써 버즈비크가 발생되는 것을 방지할 수 있게 된다.
따라서, 액티브영역이 축소되는 것을 막을 수 있고 동시에 반도체 소자의 집적도를 높일 수 있는 효과가 있다.
Claims (1)
- 기판(1)위에 통상의 방법으로 초기산화막(20과 질화막(3)을 각각 일정두께로 차례로 형성하는 단계, 질화막(3) 위에 감광제를 이용하여 필드영역을 한정하고 필드영역의 질화막을 선택적으로 제거하는 단계, 질화막이 제거된 필드 영역의 초기산화막 위에 감광제를 이용하여 필드영역의 테두리의 일정부분(a)만이 드러나도록 감광제 패턴(PR2)을 형성한 후 질소이온을 주입하는 단계, 테두리 영역(a)에 질소이온이 주입된 필드영역에 산화를 행하여 필드산화막(4)을 형성하는 단계가 차례로 포함됨을 특징으로 하는 필드산화막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900018274A KR930010728B1 (ko) | 1990-11-12 | 1990-11-12 | 필드산화막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900018274A KR930010728B1 (ko) | 1990-11-12 | 1990-11-12 | 필드산화막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920010823A KR920010823A (ko) | 1992-06-27 |
| KR930010728B1 true KR930010728B1 (ko) | 1993-11-08 |
Family
ID=19305910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900018274A KR930010728B1 (ko) | 1990-11-12 | 1990-11-12 | 필드산화막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930010728B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100226743B1 (ko) * | 1996-07-31 | 1999-10-15 | 구본준 | 소자 격리층 형성 방법 |
-
1990
- 1990-11-12 KR KR1019900018274A patent/KR930010728B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100226743B1 (ko) * | 1996-07-31 | 1999-10-15 | 구본준 | 소자 격리층 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920010823A (ko) | 1992-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950008698B1 (ko) | 반도체소자의 필드산화막 형성방법 | |
| KR940009997B1 (ko) | Cmos의 단차없는 두개의 웰 제조방법 | |
| US4398964A (en) | Method of forming ion implants self-aligned with a cut | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| US5563098A (en) | Buried contact oxide etch with poly mask procedure | |
| KR930010728B1 (ko) | 필드산화막 형성방법 | |
| US4465705A (en) | Method of making semiconductor devices | |
| US5849626A (en) | Method for forming isolation region of semiconductor device | |
| KR930008895B1 (ko) | 반도체 장치의 소자분리방법 | |
| KR100224652B1 (ko) | 반도체장치의 제조방법 | |
| KR930010110B1 (ko) | 반도체 장치의 소자분리 방법 | |
| KR930005236B1 (ko) | 반도체소자 제조공정중의 새부리 형상 제거방법 | |
| KR100221624B1 (ko) | 웰영역의 형성방법 | |
| KR100393962B1 (ko) | 반도체소자의제조방법 | |
| KR0125312B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR0151225B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR0179023B1 (ko) | 모스소자의 격리방법 | |
| KR0179019B1 (ko) | 고전압 소자 제조방법 | |
| KR100192540B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR0156150B1 (ko) | 반도체소자 제조방법 | |
| KR930005479B1 (ko) | 톱 피일드 아이솔레이션 형성방법 | |
| KR100324339B1 (ko) | 반도체 소자의 제조 방법 | |
| KR920010757B1 (ko) | 이중 로코스 공정에 의한 소자격리 방법 | |
| KR950007397B1 (ko) | 반도체 장치의 소자격리 방법 | |
| KR100198673B1 (ko) | 반도체 소자의 격리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20021018 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |