KR930007839Y1

KR930007839Y1 - 입력버퍼회로

Info

Publication number: KR930007839Y1
Application number: KR2019910010942U
Authority: KR
Inventors: 안희태
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1991-07-15
Filing date: 1991-07-15
Publication date: 1993-11-18
Also published as: KR930003783U

Abstract

내용 없음.

Description

입력버퍼회로

제 1 도는 종래의 입력버퍼회로도.

제 2 도는 단일 노아게이트의 상세회로도.

제 3 도는 본 고안에 따른 입력버퍼회로도.

제 4 도는 제 3 도에서의 입력신호에 따른 각 부의 전압관계도.

* 도면의 주요부분에 대한 부호의 설명

10~13 : 인버터부 ND10, ND11 : 낸드게이트

MP11~MP16 : 피모스트랜지스터 MN11~MN14 : 엔모스트랜지스터

I11, I12 : 인버터

본 고안은 입력버퍼회로에 관한 것으로, 특히 반도체 소자의 입력버퍼의 스태틱 커런트(Static Current)를 줄이는데 적당하도록한 입력버퍼회로에 관한 것이다.

제 1 도는 일반적으로 사용되고 있는 종래의 입력버퍼회로도로서, 이에 도시한 바와같이 칩선택신호(CS)를 반전하는 인버터(I1)와, 이 인버터(I1)의 출력신호 및 입력신호(AN)를 노아조합하는 노아게이트(NR1)와, 상기 노아게이트(NR1)의 출력신호를 반전하는 인버터(I2)와, 낸드게이트(ND1, ND2)로 구성되어 상기 인버터(I2)의 출력신호 및 상기 노아게이트(NR1)의 출력신호에 의해 세트 및 리세트제어를 받는 플립플롭(FF1)과, 이 플립플롭(FF1)의 출력신호(Q), ()를 반전하여 출력하는 인버터(I3), (I4)로 구성되어 있다.

제 2 도는 제 1 도 노아게이트(NR1)에 대한 상세회로도로서, 이에 도시된 바와같이 입력(a, b)중 어느 하나가 고전위상태이면 피모스트랜지스터(MP1, MP2)중 어느 하나가 오프되고, 엔모스트랜지스터(MN1, MN2)중 어느 하나가 도통되어 출력(C)이 저전위가 되고, 입력(a, b)이 모두 저전위상태이면 피모스트랜지스터(MP1, MP2)가 모두 도통되고, 엔모스트랜지스터(MN1, MN2)가 모두 오프되어 출력(C)이 고전위로 되게 구성되어 있다.

이와 같이 구성된 종래회로의 동작과정을 설명한다.

칩선택신호(CS)가 저전위상태인 경우에는 인버터(I1)에서 고전위신호가 출력되므로 노아게이트(NR1)에서 입력신호(AN)에 상관없이 저전위신호가 계속 출력되고, 이 저전위신호는 플립플롭(FF1)에 리세트제어신호로 인가됨과 아울러 인버터(I2)에서 고전위신호로 반전되어 그 플립플롭(FF1)에 세트제어신호로 인가되고, 이에 따라 그 플립플롭(FF1)은 리세트 상태를 유지하게 되어, 그의 출력신호(Q), ()는 저전위 및 고전위신호로 된 후 인버터(I3), (I4)에서 각기 고전위 및 저전위신호로 반전되어 출력신호(AN),로 출력된다.

한편, 칩선택신호(CS)가 고전위상태인 경우에는 인버터(I1)에서 저전위신호가 출력되므로, 이때 입력신호(AN)가 노아게이트(NR1)에서 반전되어 출력된다.

즉, 입력신호(AN)가 고전위상태인 경우에는 노아게이트(NR1)에서 저전위신호가 출력되므로 상기의 설명에서와 같이 플립플롭(FF1)이 리세트되고, 입력신호(AN)가 저전위 상태인 경우에는 노아게이트(NR1)에서 고전위신호가 출력되므로 플립플롭(FF1)이 세트된다.

그런데, 상기 입력신호(AN)의 레벨이 티티엘(TTL)레벨이면, 그 입력신호(AN)가 고전위레벨일 때 약 2.2V로 되고, 저전위레벨일 때 0.8V로 된다.

따라서, 상기의 설명에서와 같이 칩선택신호(CS)가 고전위상태이어서 인버터 (I1)에서 저전위신호가 출력되어 타측입력(b)으로 인가되면, 피모스트랜지스터 (MP2)는 온상태로 되고, 엔모스트랜지스터(MN2)는 오프되며, 이와 같은 상태에서 입력신호(AN)가 고전위상태로 되면 피모스트랜지스터(MP1)는 오프되고 엔모스트랜지스터(MN1)는 도통되어 출력(C)이 저전위로 되고, 입력신호(AN)가 저전위상태로 되면 피모스트랜지스터(MP1)는 도통되고 엔모스트랜지스터(MN1)가 오프되어 출력 (C)은 고전위로 되나, 이때 그 엔모스트랜지스터(MN1)의 게이트에 인가되는 저전위신호(약 0.8V)에 의해 그 엔모스트랜지스터(MN1)를 통해 오프레벨 누설전류가 흐르게 되는 결점이 있었다.

본 고안은 상기와 같은 종래 회로의 결점을 감안하여, 입력버퍼의 전단을 칩선택신호에 의해 그 파워의 공급을 제어할 수 있도록 하여 정지상태에서 전류가 흐르는 것을 방지하도록 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

제 3 도는 본 고안에 따른 입력버퍼회로도로서, 이에 도시한 바와 같이 피모스트랜지스터(MP15) 및 엔모스트랜지스터(MN13)로 구성되고 칩선택신호(CS)를 구동전압으로 인가받아 입력신호(A1)를 반전하는 인버터부(10)와, 피모스트랜지스터 (MP16) 및 엔모스트랜지스터(MN14)로 구성되고 상기 칩선택신호(CS)를 구동전압으로 인가받아 상기 인버터부(10)의 출력신호를 반전하는 인버터부(11)와, 피모스트랜지스터(MP14) 및 엔모스트랜지스터(MN12)로 구성되어 상기 인버터부(11)의 출력신호를 반전하는 인버터부(12)와, 피모스트랜지스터(MP12) 및 엔모스트랜지스터 (MN11)로 구성되어 상기 인버터부(10)의 출력신호를 반전하는 인버터부(13)와, 상기 인버터부(12), (13)의 출력신호에 따라 온/오프제어를 받아 그 인버터부(13), (12)에 전원전압(Vcc)을 구동전압으로 각기 공급하는 피모스트랜지스터(MP11), (MP13)와, 상기 칩선택신호(CS)를 인버터(I11, I12)를 통해 입력받고 상기 인버터부(12), (13)의 출력신호와 각기 낸드조합하여 출력신호(Q), ()를 출력하는 낸드게이트(ND10), (ND11)로 구성한다.

이와같이 구성된 본 고안의 작용효과를 제 3 도에서의 입력신호에 따른 각 부의 전압관계표인 제 4 도를 참조하여 상세히 설명하면 다음과 같다.

칩선택신호(CS)가 2.2V의 고전위로 입력되면, 그 고전위신호는 인버터(10), (11)의 구동전압으로 인가됨과 아울러 인버터(I11)에서 저전위신호로 반전되고, 인버터(I12)에서 다시 고전위신호로 반전되어 낸드게이트(ND10), (ND11)는 인버터부 (12), (13)의 출력신호를 반전시켜 출력하는 작용을 하게 된다.

이때, 입력신호(A1)가 2.2V의 고전위로 입력되면, 인버터부(10)의 피모스트랜지스터(MP15)는 오프되고, 엔모스트랜지스터(MN13)는 도통되어 그의 출력측(P1)에 저전위신호가 출력되고, 이 저전위신호에 의해 인버터부(11)의 피모스트랜지스터(MP16)가 도통되고, 엔모스트랜지스터(MN14)가 오프되어 그의 출력측에 2.2V의 고전위신호가 출력되며, 이 고전위신호에 의해 인버터부(12)의 피모스트랜지스터 (MP14)가 오프되고 엔모스트랜지스터(MN12)가 도통되므로 그의 출력측(P4)에 저전위신호가 출력된다.

이와같이 출력된 저전위신호에 의해 피모스트랜지스터(P11)가 도통되어 전원전압(Vcc)이 인버터부(I3)에 구동전압으로 인가되며, 이때 상기 인버터부(10)의 출력측(P1)에 출력된 저전위신호에 의해 그 인버터부(13)의 피모스트랜지스터(MP12)가 도통되고 엔모스트랜지스터(MN11)가 오프되므로 그의 출력측(P3)에 전원전압 (Vcc)의 고전위신호가 출력된다.

상기와 같이 인버터부(12), (13)의 출력측(P4), (P3)에 출력되는 저전위 및 고전위신호가 낸드게이트(ND10), (ND11)의 타측입력단자에 각기 인가되므로, 그 낸드게이트(ND10), (ND11)의 타측입력단자에 각기 인가되므로, 그 낸드게이트(ND10), (ND11)의 출력신호(Q), ()는 고전위 및 저전위가 된다.

한편, 입력신호(A1)가 0.8V의 저전위로 입력되면, 그 저전위신호에 의해 인버터부(10)의 출력축(P1)에 2.2V의 고전위신호가 출력되고, 이 고전위신호에 의해 인버터부(13)의 엔모스트랜지스터(MN11)가 도통되므로 그의 출력측(P3)에 저전위신호가 출력되고, 이 저전위신호에 의해 피모스트랜지스터(MP13)가 도통되어 전원전압(Vcc)이 인버터부(12)에 구동전압으로 인가된다. 또한, 이때 상기 인버터부(10)에서 출력되는 고전위신호에 의해 인버터부(11)의 출력측(P2)에 저전위신호가 출력되고, 이 저전위신호에 의해 인버터부(12)의 엔모스트랜지스터(MP1)가 도통되고 엔모스트랜지스터(MN12)가 오프되어 그의 출력측(MP14)가 도통되고 엔모스트랜지스터(MN12)가 오프되어 그의 출력측(P4)에 전원전압(Vcc)의 고전위신호가 출력되며, 따라서 이때 낸드게이트(ND10), (ND11)에서 저전위의 출력신호(Q) 및 고전위의 출력신호()가 출력된다. 한편, 칩선택신호(CS)가 0.8V의 저전위로 입력되면, 이 저전위신호는 인버터(I11)에서 고전위신호로 반전되고, 인버터(I12)에서 다시 저전위신호로 반전되어 낸드게이트(ND10), (ND11)의 일측 입력단자에 인가되므로, 그 낸드게이트(ND10), (ND11)에서는 인버터부(12), (13)의 출력신호에 상관없이 출력신호(Q), ()를 모두 고전위로 유지시킨다.

그리고, 이때 상기 칩선택신호(CS)인 0.8V의 저전위신호가 인버터부(10), (11)의 구동전압으로 인가되므로 그 인버터부(10), (11)의 출력측(P1), (P2)에 모두 저전위신호가 출력되고, 이에따라 인버터부(12), (13)의 피모스트랜지스터 (MP14), (MP12)가 도통상태로 되므로 그 인버터부(12), (13)의 출력측(P4) (P3)신호는 이전 상태를 유지하게 되는 래치상태로 된다.

그런데, 상기 인버터부(10, 11)의 구동전압레벨이 입력신호(A1)의 고전위레벨과 같으므로 스태틱 커런트의 소모가 없으며, 상기 인버터부(10), (11)의 출력신호를 피모스트랜지스터(MP11), (MP13) 및 인버터부(13), (12)에 의해 풀 CMOS레벨로 변환하므로 정지상태 전류의 흐름을 방지한다.

이상에서 상세히 설명한 바와같이 본 고안은 반도체 소자의 입력버퍼회로에서 정지전류의 흐름을 방지할 수 있는 효과가 있다.

Claims

피모스, 엔모스트랜지스터(MP15, MN13)로 구성되고 칩선택신호(CS)를 구동전압으로 인가받아 입력신호(A1)를 반전하는 인버터부(10)와, 피모스, 엔모스트랜지스터(MP16, MN14)로 구성되고 칩선택신호(CS)를 구동전압으로 인가받아 상기 인버터부(10)의 출력신호를 반전하는 인버터부(11)와, 피모스, 엔모스트랜지스터(MP14, NM12), (MP12, MN11)로 각기 구성되어 상기 인버터부(11), (10)의 출력신호를 각기 반전하는 인버터부(12), (13)와, 상기 인버터부(12), (13)의 출력신호에 따라 온/오프제어를 받아 그 인버터부(13), (12)에 전원전압(Vcc)을 구동전압으로 각기 공급하는 피모스트랜지스터(MP11), (MP13)와, 상기 칩선택신호(CS)를 인버터(I11, I12)를 통해 입력받고 상기 인버터부(12), (13)의 출력신호와 각기 낸드조합하여 출력신호(Q), ()를 출력하는 낸드게이트(ND10), (ND11)로 구성하여 된 것을 특징으로 하는 입력버퍼회로.