KR930006929A - Capacitor Manufacturing Method of Semiconductor Device - Google Patents

Capacitor Manufacturing Method of Semiconductor Device Download PDF

Info

Publication number
KR930006929A
KR930006929A KR1019910016618A KR910016618A KR930006929A KR 930006929 A KR930006929 A KR 930006929A KR 1019910016618 A KR1019910016618 A KR 1019910016618A KR 910016618 A KR910016618 A KR 910016618A KR 930006929 A KR930006929 A KR 930006929A
Authority
KR
South Korea
Prior art keywords
forming
conductive layer
pattern
etching
storage electrode
Prior art date
Application number
KR1019910016618A
Other languages
Korean (ko)
Other versions
KR940009619B1 (en
Inventor
신중현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910016618A priority Critical patent/KR940009619B1/en
Publication of KR930006929A publication Critical patent/KR930006929A/en
Application granted granted Critical
Publication of KR940009619B1 publication Critical patent/KR940009619B1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 스토리지 전극, 유전체막 및 플레이트 전극으로 구성되는 고집적 반도체 장치의 커패시터에 있어서, 상기 스토리지 전극 형성을 위한 공정은, 반도체기판 전면에 식각저지층을 형성하는 공정; 상기 식각저지층 전면에 제1물질을 도포하는 공정; 스토리지전극 형성을 위한 제1마스크 패턴을 이용하여 상기 제1물질을 부분적으로 식각함으로써 스토리지전극 형성을 위한 제1패턴을 형성하는 공정; 상기 제1패턴들 사이의 홈이 완전히 매워지며 상기 제1패턴의 상부 표면을 기준으로 소정의 두께를 갖도록 제2물질을 도포하는 공정; 스토리지전극 형성을 위한 제2마스크패턴을 이용하여 상기 제2물질을 부분적으로 식각함으로써 스토리지 전극 형성을 위한 제2패턴을 형성하는 공정; 상기 제1패턴을 제거하는 공정; 결과물 전면에 제1도전층을 형성하는 공정; 및 각 커패시터 단위로 상기 제1도전층을 한정함으로써 상기 스토리지 전극을 완성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 커패시터를 제공한다. 따라서, 스토리지 전극역패턴 형성시 발생하던 하부구조물의 과다식각문제를 해결함으로써 소자의 신뢰도를 증가시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. In particular, in a capacitor of a highly integrated semiconductor device including a storage electrode, a dielectric film, and a plate electrode, the process for forming the storage electrode includes forming an etch stop layer on the entire surface of the semiconductor substrate. Process of doing; Coating a first material on the entire surface of the etch stop layer; Forming a first pattern for forming the storage electrode by partially etching the first material using the first mask pattern for forming the storage electrode; Applying a second material such that the grooves between the first patterns are completely filled and have a predetermined thickness with respect to the upper surface of the first pattern; Forming a second pattern for forming the storage electrode by partially etching the second material using the second mask pattern for forming the storage electrode; Removing the first pattern; Forming a first conductive layer on the entire surface of the resultant; And confining the first conductive layer in units of capacitors to complete the storage electrodes. Therefore, the reliability of the device may be increased by solving the over-etching problem of the substructures generated when the storage electrode reverse pattern is formed.

Description

반도체 장치의 커패시터 제조방법Capacitor Manufacturing Method of Semiconductor Device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명의 의한 반도체장치의 커패시터를 제조하기 위한 간략한 레이아웃도, 제3A도 내지 제3F도는 본 발명에 의한 반도체장치의 커패시터 제조방법의 일 실시예를 도시한 단면도, 제4A도 내지 제4C도는 본 발명에 의한 반도체장치의 커패시터 제조방법의 다른 실시예를 도시한 단면도.2 is a simplified layout diagram for manufacturing a capacitor of a semiconductor device according to the present invention. FIGS. 3A to 3F are cross-sectional views showing one embodiment of a method for manufacturing a capacitor of the semiconductor device according to the present invention. 4C is a sectional view showing another embodiment of the capacitor manufacturing method of the semiconductor device according to the present invention.

Claims (24)

스토리지전극, 유전체막 및 플레이트 전극으로 구성되는 고집적 반도체 장치의 커패시터에 있어서, 상기 스토리지전극 형성을 위한 공정은, 반도체기판 전면에 식각저지층을 형성하는 공정; 상기 식각저지층 전면에 제1물질을 도포하는 공정; 스토리지전극 형성을 위한 제1마스크패턴을 이용하여 상기 제1물질을 부분적으로 식각함으로써 스토리지 전극 형성을 위한 제1패턴을 형성하는 공정; 상기 제1패턴들 사이의 홈이 완전히 메워지며 상기 제1패턴의 상부 표면을 기준으로 소정의 두께를 갖도록 제2물질을 도포하는 공정; 스토리지 전극 형성을 위한 제2마스크패턴을 이용하여 상기 제2물질을 부분적으로 식각함으로써 스토리전극 형성을 위한 제2패턴을 형성하는 공정; 상기 제1패턴을 제거하는 공정; 결과물 전면에 제1도전층을 형성하는 공정; 및 각 커패시터 단위로 상기 제1도전층을 한정함으로써 상기 스토리지전극을 완성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.A capacitor of a highly integrated semiconductor device comprising a storage electrode, a dielectric film, and a plate electrode, the process for forming the storage electrode comprises: forming an etch stop layer on the entire surface of the semiconductor substrate; Coating a first material on the entire surface of the etch stop layer; Forming a first pattern for forming the storage electrode by partially etching the first material using the first mask pattern for forming the storage electrode; Applying a second material such that the grooves between the first patterns are completely filled and have a predetermined thickness with respect to the upper surface of the first pattern; Forming a second pattern for forming the story electrode by partially etching the second material using the second mask pattern for forming the storage electrode; Removing the first pattern; Forming a first conductive layer on the entire surface of the resultant; And confining the first conductive layer to each capacitor unit, thereby completing the storage electrode. 제1항에 있어서, 상기 식각저지층을 구성하는 물질로, 습식식각에 대해 상기 제2물질에 비해 그 식각율이 작은 물질을 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.The method of claim 1, wherein a material constituting the etch stop layer is a material having a smaller etching rate than that of the second material for wet etching. 제2항에 있어서, 상기 식각저지층을 구성하는 물질로 질화막을 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.The method of claim 2, wherein a nitride film is used as a material constituting the etch stop layer. 제1항에 있어서, 상기 제1물질로 감광성물질로 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.The method of claim 1, wherein the first material is used as a photosensitive material. 제4항에 있어서, 상기 감광성물질로 포토레지스트를 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.The method of claim 4, wherein a photoresist is used as the photosensitive material. 제4항에 있어서, 상기 제2물질로 저온증착이 가능한 물질을 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.The method of claim 4, wherein a material capable of low temperature deposition as the second material is used. 제6항에 있어서, 상기 저온증착이 가능한 물질로 PE-TEOS, PE-Oixde 및 SOG등 중 어느 하나를 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.The method of claim 6, wherein any one of PE-TEOS, PE-Oixde, and SOG is used as the material capable of low temperature deposition. 제1항에 있어서, 제1물질로 사용되는 포토레지스트와, 상기 제2패턴을 형성하기 위한 사진식각공정에 사용되는 포토레지스트는 극성이 같은 것인 것을 특징으로 하는 반도체장치의 커패시터 제조방법.The method of claim 1, wherein the photoresist used as the first material and the photoresist used in the photolithography process for forming the second pattern have the same polarity. 제8항에 있어서, 상기 제1 및 제2마스크패턴은 서로 역패턴관계에 있는 것을 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.The method of claim 8, wherein the first and second mask patterns are in an inverse pattern relationship with each other. 제9항에 있어서, 각 셀 단위로 상기 제1도전층을 한정하는 공정은, 상기 제1마스크패턴을 이용한 사전식각 공정인 것을 특징으로 하는 반도체장치의 커패시터 제조방법.10. The method of claim 9, wherein the step of defining the first conductive layer in each cell unit is a pre-etching process using the first mask pattern. 제1항에 있어서, 제1물질로 사용되는 포토레지스터, 상기 제2패턴을 형성하기 위한 사진식각공정에 사용되는 포토레지스트는 극성이 다른 것인 것을 특징으로 하는 반도체장치의 커패시터 제조방법.The method of claim 1, wherein the photoresist used as the first material and the photoresist used in the photolithography process for forming the second pattern have different polarities. 제11항에 있어서, 상기 제1 및 제2마스크패턴은 동일한 것인 것을 특징으로 하는 반도체장치의 커패시터 제조방법.The method of claim 11, wherein the first and second mask patterns are the same. 제12항에 있어서, 각 셀 단위로 상기 제1도전층을 한정하는 공정은, 제1물질로 사용되는 포토레지스트를 사용한 사진식각 공정인 것을 특징으로 하는 반도체장치의 커패시터 제조방법.The method of claim 12, wherein the step of defining the first conductive layer in each cell unit is a photolithography process using a photoresist used as a first material. 제1항에 있어서, 상기 제1도전층을 구성하는 물질로 불순물이 도우프된 다결정실리콘을 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.2. The method of claim 1, wherein polycrystalline silicon doped with impurities is used as a material for forming the first conductive layer. 제1항에 있어서, 각 셀 단위로 상기 제1도전층을 한정하는 공정은, 상기 제1도전층이 형성되어 있는 결과물 전면에 그 표면이 평탄하고 상기 제1도전층의 최상부표면이 완전히 덮히도록 포토레지스트를 도포하는 공정; 상기 제1도전층의 최상부표면이 부분적으로 노출될 때까지 상기 포토레지스트를 에치백하는 공정; 남아 있는 포토레지스트를 식각 마스크로 이용하여 상기 제1도전층의 노출된 부분을 식각해냄으로써 각 셀 단위로 상기 제1도전층을 한정하는 공정; 및 남아있는 상기 포토레지스트를 제거하는 공정으로 구비되는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.The process of claim 1, wherein the step of defining the first conductive layer in each cell unit is performed such that the surface of the first conductive layer is formed to be flat and the top surface of the first conductive layer is completely covered. Applying a photoresist; Etching back the photoresist until the top surface of the first conductive layer is partially exposed; Defining the first conductive layer in each cell unit by etching the exposed portion of the first conductive layer using the remaining photoresist as an etching mask; And removing the remaining photoresist. 스토리지전극, 유전체막 및 플레이트 전극으로 구성되는 고집적 반도체 장치의 커패시터에 있어서, 상기 스토리지전극 형성을 위한 공정은, 반도체기판 전면에 식각저지층을 형성하는 공정; 상기 식각지지층 전면에 제1물질을 도포하는 공정; 스토리지전극 형성을 위한 마스크패턴을 이용하여 상기 제1물질을 부분적으로 식각함으로써 스토리지전극 형성을 위한 제1패턴들을 형성하는 공정; 상기 제1패턴들 사이의 홈이 완전히 메워지도록 제2물질을 도포하는 공정; 상기 제1패턴들의 상부 표면을 식각종료점으로 하는 식각공정을 행하는 상기 홈에만 제2물질을 남김으로써 스토리지 전극 형성을 위한 제2패턴을 형성하는 공정; 상기 제1패턴을 제거하는 공정; 결과물 전면에 제1도전층을 형성하는 공정; 및 각 커패시터 단위로 상기 제1도전층을 한정함으로써 상기 스토리지전극을 완성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.A capacitor of a highly integrated semiconductor device comprising a storage electrode, a dielectric film, and a plate electrode, the process for forming the storage electrode comprises: forming an etch stop layer on the entire surface of the semiconductor substrate; Coating a first material on the entire surface of the etching support layer; Forming first patterns for forming storage electrodes by partially etching the first material using a mask pattern for forming storage electrodes; Applying a second material to completely fill the grooves between the first patterns; Forming a second pattern for forming a storage electrode by leaving a second material only in the groove for performing an etching process using the upper surfaces of the first patterns as an end point; Removing the first pattern; Forming a first conductive layer on the entire surface of the resultant; And confining the first conductive layer to each capacitor unit, thereby completing the storage electrode. 제16항에 있어서, 상기 식각저지층을 구성하는 물질로, 습식식각에 대해 상기제2물질에 비해 그 식각율이 작은 물질을 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.17. The method of claim 16, wherein a material constituting the etch stop layer is a material having a smaller etch rate than that of the second material for wet etching. 제17항에 있어서, 상기 식각저지층을 구성하는 물질로, 질화막을 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.18. The method of claim 17, wherein a nitride film is used as a material constituting the etch stop layer. 제16항에 있어서, 상기 제1물질로 감광성물질을 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.17. The method of claim 16, wherein a photosensitive material is used as the first material. 제19항에 있어서, 상기 감광성물질로 포토레지스트를 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.20. The method of claim 19, wherein a photoresist is used as the photosensitive material. 제16항에 있어서, 상기 제2물질로 저온증착이 가능한 물질을 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.17. The method of claim 16, wherein a low temperature deposition material is used as the second material. 제21항에 있어서, 상기 저온증착이 가능한 물질로 PE-TEOS, PE-Oxide 및 SOG등 중 어느 하나를 사용하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.22. The method of claim 21, wherein any one of PE-TEOS, PE-Oxide, and SOG is used as the material capable of low temperature deposition. 제16항에 있어서, 각 셀 단위로 상기 제1도전층을 한정하는 공정은, 상기 마스크패턴을 사용한 사진식각공정인 것을 특징으로 하는 반도체장치의 커패시터 제조방법.17. The method of claim 16, wherein the step of defining the first conductive layer in each cell unit is a photolithography process using the mask pattern. 제16항에 있어서, 각 셀 단위로 상기 제1도전층을 한정하는 공정은, 상기 제1도전층이 형성되어 있는 결과물 전면에 그 표면이 평탄하고 상기 제1도전층의 최상부표면이 완전히 덮히도록 포토레지스트를 도포하는 공정; 상기 제1도전층의 최상부표면이 부분적으로 노출될 때까지 상기 포토레지스트를 에치백하는 공정; 남아있는 포토레지스트를 식각 마스크로 이용하여 상기 제1도전층의 노출된 부분을 식각해냄으로써 각 셀 단위로 상기 제1도전층을 한정하는 공정; 및 남아있는 상기 포토레지스트를 제거하는 공정으로 구비하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.17. The process of claim 16, wherein the step of defining the first conductive layer on a cell basis is such that the surface of the first conductive layer is formed so that its surface is flat and the top surface of the first conductive layer is completely covered. Applying a photoresist; Etching back the photoresist until the top surface of the first conductive layer is partially exposed; Defining the first conductive layer in each cell unit by etching the exposed portion of the first conductive layer using the remaining photoresist as an etching mask; And removing the remaining photoresist. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019910016618A 1991-09-24 1991-09-24 Method of manufacturing capacitor of semiconductor device KR940009619B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910016618A KR940009619B1 (en) 1991-09-24 1991-09-24 Method of manufacturing capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910016618A KR940009619B1 (en) 1991-09-24 1991-09-24 Method of manufacturing capacitor of semiconductor device

Publications (2)

Publication Number Publication Date
KR930006929A true KR930006929A (en) 1993-04-22
KR940009619B1 KR940009619B1 (en) 1994-10-15

Family

ID=19320271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016618A KR940009619B1 (en) 1991-09-24 1991-09-24 Method of manufacturing capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR940009619B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150145457A (en) 2014-06-19 2015-12-30 정주옥 the spindle rail for covering machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150145457A (en) 2014-06-19 2015-12-30 정주옥 the spindle rail for covering machine

Also Published As

Publication number Publication date
KR940009619B1 (en) 1994-10-15

Similar Documents

Publication Publication Date Title
KR960006030A (en) Capacitor Manufacturing Method of Semiconductor Device
KR930006929A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970054033A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960032747A (en) Capacitor Formation Method of Semiconductor Device
KR970054549A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970054008A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960026791A (en) Capacitor Manufacturing Method of Semiconductor Device
KR940001255A (en) Semiconductor memory device and manufacturing method thereof
KR970003959A (en) Method of forming charge storage electrode of capacitor
KR20020012017A (en) Method for manufacturing capacitor of semiconductor device
KR970030485A (en) Capacitor Manufacturing Method of Semiconductor Device
KR940010331A (en) Method of forming uneven capacitor of semiconductor device
KR970054076A (en) Capacitor of Semiconductor Device and Manufacturing Method Thereof
KR950028144A (en) Capacitors in Semiconductor Devices
KR960026835A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970003991A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960043192A (en) Semiconductor Capacitors and Manufacturing Method Thereof
KR930003346A (en) Contact manufacturing method for high density devices
KR950024345A (en) Semiconductor Memory Device Manufacturing Method
KR940016766A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960043152A (en) Capacitor of semiconductor device and manufacturing method thereof
KR960026799A (en) Capacitor Manufacturing Method of Semiconductor Device
KR950034730A (en) Capacitor Manufacturing Method in Semiconductor Memory Device
KR970054055A (en) Capacitor Manufacturing Method
KR950034784A (en) Method for forming storage electrode of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010906

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee