KR930004121B1 - 바이폴라 소자의 메몰층 형성방법 - Google Patents

바이폴라 소자의 메몰층 형성방법 Download PDF

Info

Publication number
KR930004121B1
KR930004121B1 KR1019900010597A KR900010597A KR930004121B1 KR 930004121 B1 KR930004121 B1 KR 930004121B1 KR 1019900010597 A KR1019900010597 A KR 1019900010597A KR 900010597 A KR900010597 A KR 900010597A KR 930004121 B1 KR930004121 B1 KR 930004121B1
Authority
KR
South Korea
Prior art keywords
buried layer
oxide film
forming
nitride film
bipolar device
Prior art date
Application number
KR1019900010597A
Other languages
English (en)
Other versions
KR920003448A (ko
Inventor
황이연
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900010597A priority Critical patent/KR930004121B1/ko
Publication of KR920003448A publication Critical patent/KR920003448A/ko
Application granted granted Critical
Publication of KR930004121B1 publication Critical patent/KR930004121B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

내용 없음.

Description

바이폴라 소자의 메몰층 형성방법
제1도는 종래의 공정 단면도.
제2도는 본 발명의 공정 단면도.
제3(a)도는 종래의 언더 컷 상태도, 제3(b)도는 본 발명의 언더 컷 상태도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2,2a : 산화막
3 : 질화막 4 : 메몰층
5 : 에피층
본 발명은 바이폴라 소자의 메몰층 형성방법에 관한 것이다.
종래의 공정순서를 첨부된 제1(a)도 내지 제1(f)도를 참조하여 상술하면 다음과 같다.
먼저 제1(a)도와 같이 실리콘기판(1) 위에 초기산화막(2)을 8000Å 정도로 충분히 성장하고 제1(b)도와 같이 포토/에치 공정을 통해 산화막(2)의 일부를 제거한 후 제1(c)도 제1(d)도와 같이 메몰층(Buried Layer) 형성을 위한 이온 주입과 드라이브 인(Drive-In) 공정을 거쳐 제1(e)도 제1(f)도와 같이 산화막(2)을 에치한 다음 에피층(5)을 성장시켜 공정을 완료하였다.
이와 같이 종래기술은 실리콘기판(1) 위에 성장시켰던 초기 산화막(2)이 마스킹(Masking) 역할을 하며 메몰층 공정후 산화막(2)을 모두 제거할시에는 메몰층의 패턴부분에 스텝(Step)이 발생하고 이 단차가 에피층(5) 성장후에도 남아 다음공정의 얼라인(Align)의 기준이 되도록 하였다.
그러나 상기 종래기술은 초기산화막(2)의 두께가 너무 두꺼워 메몰층(4)의 포토/에치 공정후에도 제3(a)도와 같이 언더 컷(Under Cut) 제3(b)도이 너무커서 메몰층(4)의 정확한 한정이 불가능하고 드라이버-인 공정시 마스킹된 기판표면에도 산화막이 성장되므로 다음 포토공정시 마진이 줄어들게 되는 문제점이 있었다.
본 발명은 상기 단점을 해소하기 위한 것으로 정밀한 메몰층의 한정과 다음공정의 포토 얼라인(Photoalign)에 대한 충분한 단차를 갖도록 하는데 그 목적이 있다.
상기 목적을 달성하기 위한 수단으로서 본 발명은 종래의 두껍게 성장하는 초기산화막 대신 얇은 산화막과 질화막의 이중층을 형성하는 공정을 포함한다.
본 발명의 공정순서를 첨부된 제2(a)도 내지 제2(f)도에 의거하여 상술하면 다음과 같다.
먼저 제2(a)도와 같이 실리콘기판(1) 위에 초기산화막(2)을 1000Å 정도로 얇게 형성시키고 제2(b)도와 같이 다시 질화막(3)을 1000Å 정도로 얇게 형성한다.
이어 제2(c)도와 같이 메몰층의 형성을 위해 메몰층 형성 영역의 산화막(2)과 질화막(2)을 포토/에치공정으로 제거하고 이온주입한 다음 제2(d)도와 같이 드라이브-인 공정으로 메몰층(4)을 형성한다.
이때 메몰층영역의 기판표면에는 산화막(2a)이 성장되고 마스킹된 기판표면에는 산화막이 성장되지 않는다.
이어 제2(e)도와 같이 질화막(3)과 산화막(2a)을 제거한 후 마지막으로 제2(f)도와 같이 에피층(5)을 형성시켜 공정을 완료한다.
이와 같이 본 발명은 실리콘기판(1) 위에 형성된 얇은 산화막(2)과 질화막(3)이 메몰층(4)의 이온주입시 정밀한 마스킹 역할을 하게 되며, 드라이브-인시에는 질화막(3)의 역할로 인해 메몰층(4)의 패턴에 형성되는 산화막(2a)에 의해 이 산화막(2a)을 모두 제거할시 단차가 형성되므로 이후 진행되는 공정의 포토 얼라인을 가능케 한다.
이상과 같이 본 발명은 메몰층(4)의 이온주입시 얇은 산화막(2)과 질화막(3)이 종래의 산화막 두께보다 훨씬 얇으므로 제3(b)도와 같이 언더 컷(b1)을 작게 할 수 있어서 메몰층(4)의 정확한 한정이 가능하고 또한 질화막(3)의 역할로 포토 얼라인에 필요한 단차가 형성되므로 고집적화에 따라 크리티컬(Critical)한 설계룰(Rule)을 요구하는 스케일 다운(Scale Down)되는 소자개발에 있어서 유리하다.

Claims (2)

  1. 기판위에 얇은 산화막과 질화막을 차례로 형성하는 단계와, 상기 산화막과 질화막의 메몰층 형성영역을 포토/에치하는 단계와, 상기 메몰층 형성영역에 이온주입하고 드라이브-인을 행하여 다음 공정의 포토얼라인에 필요한 단차를 형성하는 단계와, 산화막과 질화막을 제거하고 에피층을 형성하는 단계가 순차적으로 포함됨을 특징으로 하는 바이폴라 소자의 메몰층 형성방법.
  2. 제1항에 있어서, 산화막과 질화막은 각각 1000Å 정도로 함을 특징으로 하는 바이폴라 소자의 메몰층 형성방법.
KR1019900010597A 1990-07-12 1990-07-12 바이폴라 소자의 메몰층 형성방법 KR930004121B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900010597A KR930004121B1 (ko) 1990-07-12 1990-07-12 바이폴라 소자의 메몰층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900010597A KR930004121B1 (ko) 1990-07-12 1990-07-12 바이폴라 소자의 메몰층 형성방법

Publications (2)

Publication Number Publication Date
KR920003448A KR920003448A (ko) 1992-02-29
KR930004121B1 true KR930004121B1 (ko) 1993-05-20

Family

ID=19301194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010597A KR930004121B1 (ko) 1990-07-12 1990-07-12 바이폴라 소자의 메몰층 형성방법

Country Status (1)

Country Link
KR (1) KR930004121B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649027B1 (ko) * 2005-12-28 2006-11-27 동부일렉트로닉스 주식회사 반도체 소자의 에피택셜층 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649027B1 (ko) * 2005-12-28 2006-11-27 동부일렉트로닉스 주식회사 반도체 소자의 에피택셜층 형성방법

Also Published As

Publication number Publication date
KR920003448A (ko) 1992-02-29

Similar Documents

Publication Publication Date Title
US4098618A (en) Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation
US5252510A (en) Method for manufacturing a CMOS device having twin wells and an alignment key region
US4624047A (en) Fabrication process for a dielectric isolated complementary integrated circuit
US3948694A (en) Self-aligned method for integrated circuit manufacture
US4737468A (en) Process for developing implanted buried layer and/or key locators
KR930004121B1 (ko) 바이폴라 소자의 메몰층 형성방법
KR930011500B1 (ko) 반도체장치의 소자분리방법
US5525823A (en) Manufacture of CMOS devices
US4586243A (en) Method for more uniformly spacing features in a semiconductor monolithic integrated circuit
US4202002A (en) Ion-implanted layers with abrupt edges
EP0605946B1 (en) Transistor process for removing narrow base effects
KR0156150B1 (ko) 반도체소자 제조방법
KR930005236B1 (ko) 반도체소자 제조공정중의 새부리 형상 제거방법
EP0111097B1 (en) Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper
JPS5660015A (en) Manufacture of semiconductor device
KR960002069B1 (ko) 웨이퍼의 자동정렬을 위한 에피층 형성 방법
US3969165A (en) Simplified method of transistor manufacture
KR100393962B1 (ko) 반도체소자의제조방법
KR0166816B1 (ko) 반도체 소자 격리 방법
JPS6139748B2 (ko)
KR100320797B1 (ko) 반도체소자의필드산화막형성방법
KR910008978B1 (ko) 반도체 장치의 제조방법
KR0156149B1 (ko) 반도체 소자 격리영역 형성방법
KR930010727B1 (ko) 반도체소자 격리방법
KR100305675B1 (ko) 대전력소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030417

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee