KR930003720B1 - 원격통신시스템용 마이크로프로세서 인터페이스장치 - Google Patents

원격통신시스템용 마이크로프로세서 인터페이스장치 Download PDF

Info

Publication number
KR930003720B1
KR930003720B1 KR1019850008876A KR850008876A KR930003720B1 KR 930003720 B1 KR930003720 B1 KR 930003720B1 KR 1019850008876 A KR1019850008876 A KR 1019850008876A KR 850008876 A KR850008876 A KR 850008876A KR 930003720 B1 KR930003720 B1 KR 930003720B1
Authority
KR
South Korea
Prior art keywords
signal
microprocessor
memory
address
interface
Prior art date
Application number
KR1019850008876A
Other languages
English (en)
Other versions
KR860004360A (ko
Inventor
필립 아더 일리스 리챠드
Original Assignee
시멘스 플리세이 일렉트로닉 시스템스 리미티드
로날드 니콜슨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시멘스 플리세이 일렉트로닉 시스템스 리미티드, 로날드 니콜슨 filed Critical 시멘스 플리세이 일렉트로닉 시스템스 리미티드
Publication of KR860004360A publication Critical patent/KR860004360A/ko
Application granted granted Critical
Publication of KR930003720B1 publication Critical patent/KR930003720B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음.

Description

원격통신시스템용 마이크로프로세서 인터페이스장치
제 1 도는 원격통신시스템의 일부를 보인 블럭다이어그램.
제 2 도는 두 포트형 해독기 출력의 메모리 램.
제 3 도는 두 포트형 게이트 어레이의 블럭다이아그램.
제 4 도는 시스템비스 인터페이스의 블럭다이아그램.
제 5 도는 종재회로에 의하여 사용되고 중재회로에 의하여 발생된 신호를 보인 설명도.
제 6 도는 임의 엑세스 메모리와 이에 관련된 메모리해독기를 보인 설명도.
제 7 도는 해독회로도.
제 8 도는 시스템인터페이스 판독싸이클의 파형도.
제 9 도는 시스템 인터페이스 기록싸이클의 파형도.
제10도는 주 마이크로프로세서의 파형도.
제11도는 해독기 출력타이밍 파형도.
제12도는 제어타이밍 파형도.
본 발명은 원격통신 시스템에 사용하기 위한 마이크로프로세서인터페이스장치에 관한것이다. 이 장치는 두 포트를 갖는 버퍼로서 작용하는 32바이트 두 포트형 프로세서 인터페이스를 제공한다.
본 발명의 목적은 원격통신시스템에 사용하기 위한 마이크로 프로세서 인터페이스장치를 제공하는데 있다.
마이크로프로세서를 포함하는 원격통신시스템에 사용하기 위한 본 발명의 마이크로프로세서 인터페이스 장치는 원격통신시스템으로부터 신호를 수신하고 이 원격통신시스템에 신호를 급송하기 위한 제 1 접속수단, 마이크로프로세서로부터 신호를 수신하고 마이크로 프로세서에 신호를 급송하기 위한 제 2 접속수단, 메모리, 동시에 단하나의 접속수단이 메모리에 엑세스되도록 제1 및 제 2 접속수단을 제어하도록 배열된 중재수단과, 마이크로프로세서에 의하여 제 2 접속수단에 나타나는 어드레스신호에 응답하여 원격통신 시스템의 영역에 엑세스될 수 있는 신호를 발생하는 해독수단을 포함한다.
본 발명의 한 관점에 따라서, 본 발명은 제 1 접속수단이 중재수단의 제어하에 클럭신호를 지연하고 발생하도록 배열된 지연회로를 통과하는 클럭신호를 수신하기 위한 버퍼를 포함하고 그 확인신호가 시스템버스가 메모리에 엑세스허용되었음을 지시하는데 사용되는 마이크로프로세서 인터페이스장치를 제공한다.
본 발명의 다른 관점에 따라서, 제 2 접속 수단이 마이크로프로세서에 의하여 발생된 메모리요구신호에 응답하여 메모리에 대한 엑세스가 허용되었음을 마이크로프로세서에 지시하는 신호를 발생하기 위한 회로와, 메모리영역을 가능상태로 되게하여 메모리가 엑세스 되도록 하는 신호를 발생하기 위한 회로를 포함하는 마이크로프로세서 인터페이스 장치를 제공한다.
본 발명을 첨부도면에 의거하여 보다 상세히 설명하면 다음과 같다.
제 1 도에서, 시스템 블럭 다이아그램은 본 발명의 요지인 32바이트 두 포트형 프로세서인터페이스 B, 범프로그램버스셀렉터 C, 주기적인 변경가능한 부호발생기 탐지기 D와, 가입자라인 인터페이스 모뎀 E을 제어하는 마이크로프로세서 A를 보인 것이다.
마이크로프로세서 A는 어드레스/데이타 버스 ADDR/DATA에 의하여 유니트 B-E와 통신한다. 마이크로프로세서 A는 유니트 D를 위한 제어신호
Figure kpo00001
, 유니트 B-E를 위한 신호
Figure kpo00002
,
Figure kpo00003
,유니트B,D,E와 유니트 AL를 의한 신호 ALE와, 유니트 B를 위한 요구신호
Figure kpo00004
를 발생한다. 유니트 B는 셀프 시스템버스와 마이크로프로세서 A사이를 중재하는 두-포트형 버퍼로서 작용한다. 유니트B는 셀프제어버스신호 SCB를 수신하고 전송확인 신호
Figure kpo00005
와 신호
Figure kpo00006
를 발생한다. 하위 셀프 어드레스 LO버스 LO와 고위셀프 어드레스 버스 HO가 제공되며 고위셀프 어드레스 버스 HO는 모듬위치어드레스버스 MP에 연결된 모듐가능 해독기 MED에 연결되어 있다. 모우드 A와 B는 유니트의 작동모우드를 선택적으로 제어하도록 제공된다. 데이타버스 DB가 유니트 B에 연결되어 있으며, 유니트 B는유니트 C,D와 E를 위한 해독신호
Figure kpo00007
와, 마이크로프로세서 A를 위한 요구허용 신호
Figure kpo00008
를 발생한다. 국부해독회로 LOC는 유니트를 위한 국부해독신호
Figure kpo00009
를 발생한다.
범프로그램 버스셀렉터 C는 매초 32K 비트에서 작동하는 6개단일 채널 디지탈 교통량터미날사이의 공통인터페이스를 제공한다. 이는 매초 1M비트로 TDM신호를 수신하고 역시 매초 1M 비트로 TDM신호를 전송한다. 이 유니트는 어드레스 래치 AL이 연결되는 어드레스래치입력을 갖는다.
유니트 A, B와 C는 공통영역에 속하고 유니트 D와 E는 디지탈음성 터미날 인터페이스영역에 속한다.
주기적으로 변경가능한 부호발생기 탐지기 D는 6개의 모든 독립된 채널을 위한 주기적으로 변경가능한 코드어를 탐지하여 발생하고 표준형마이크로프로세서 인터페이스에 의하여 제어된다. 11개의 레지스터가 충분한 제어를 위한 명령과 상태정보를 제공한다. 코드어는 수신되는 일련의 데이타가 연속하여 6번 반복된 어떠한 8비트어를 포함하고 있는지가 탐지된다. 코드어는 제어인터페이스에 의하여 적제된 데이타 바이트의 연속된 일련의 전송에 의하여 발생된다. 유니트 D는 유니트C와 E로부터의 교통량을 수신하고 유니트C와 E로 교통량을 전송한다.
가입자라인 인터페이스 모뎀 E는 유니트 D로부터의 다중교통량 하이웨이와 가입자에 대한 채널속도 4-도선 디지탈음성터미날 루으프를 형성하는 6개라인 인터페이스회로 LIC사이를 접속한다. 각 유니트 C,D와 E는 클럭버퍼 CB로부터의 플래밍과 1MHz클럭신호를 수신한다.
각 라인 인터페이스회로는 사디리꼴 라인드라이버 LD, 라인수신기 LR 및 큐렌트 리미터 CL로 구성된다. 가입자라인 입력은IP로 표시되고 출력은 OP로 표시되었다.
마이크로프로세서 인터페이스장치를 보다 상세히 설명하면 다음과 같다.
이 장치는 주로 32×8두 포트 버퍼로서 작용하며 셀프시스템버스와 프로세서사이를 중재한다. 메세지는 제어 및 신호표시기록을 위하여 장치에 보내지거나 이 장치로부터 발생된다. 이 장치는 직접 시스템 버스에 연결되어 비교기의 합산으로 "모듐가능" 신호전송 확인신호
Figure kpo00010
를 발생한다. 신호들이 칩에서 적당한 방법으로 발생된다.
이 장치는 두 포트 메모리에 대한 엑세스와 어드레스 해독영역을 위한 주마이크로프로세서의 다중어드레스데이타버스를 포함한다. 간단한 주마이크로프로세서 모우드에 있어서
Figure kpo00011
/
Figure kpo00012
신호는 마이크로프로세서에 의하여 엑세스를 요구하도록 사용되고 "허용" 응답을 한다.
주 프로세서가 대기상태로 고정될 수 있는 경우, 그리고 RDY 신호가 주 엑세스를 제어하도록 사용되는 경우
Figure kpo00013
/
Figure kpo00014
의 사용은 필요치 않다.
본 발명장치는 마이크로프로세서를 위하여 해독하는 두 어드레스 모우드를 제공한다. 이는 하드웨어레지스터 또는 다른 어드레스 지정가능한 장치가 작동할 때에 별도 해독기의 사용을 필요로 하지 않는다. 모우드의 선택은 다음 진료표에 따라서 입력 '모우드 A, 모우드 B'를 사용하여 조작된다.
Figure kpo00015
외부 메모리
11개의 범용 연결, 외부 램(Ram)에 대한 어드레스, 데이타와 제어로써 작용한다.
해독기 제 1 형태
이 연결은 외부장치를 위한 칩 셀렉트 출력으로써 작용한다.
해독기 제 2 형태
어드레스로부터의 해독은 제 1 형태와 동일하다. 이 연결은한 외부장치를 위한 칩셀렉트로써 작용한다. 다른 연결이 각 판독 및 기록포트에 대한 출력가능 및 래치신호를 발한다.
제 2 도에서 보인 바와 같이 제 1 형태의 해독기는 CSO-8 및 Reg 0-3을 사용하고, 제 2 형태의 해독기는 CSO와 Reg 0-7을 사용한다.
두 포트를 갖는 형태의 메모리(도시하지 않았음)는 주 인터페이스 칩셀렉트 신호 CS에 의하여 별도로 가능상태가 된다. CS신호는 별도 해독으로 유도되어 두 포트가 주 메모리공간의 어드 위치에나 놓일 수 있도록 한다.
이 장치는 다음 6개 기능영역으로 나누어진다.
a. 시스템 버스 인터페이서, SBI
b. 주 버스 인터페이스, HBI
c. 중재회로, ARB
d. RAM과 RAM해독기, RAM, RAMCD
e. 카드제어논리회로, CCL
f. 해독회로, DEC
이들 영역은 제 3 도에 도시된 바와 같이 상호연결되고, 이후의 도면에 인용된다.
시스템 버스 인터페이스, SBI
이 장치의 영역은 시스템인터페이스를 위한 버퍼링과 확인신호를 발생한다. 이 영역은 5개의 외부제어신호를 가지며 이들중 두 신호는 중재영역으로 직접보내어진다. 이 시스템버스의 바이트 와이드 어드레스데이타버스가 메모리 영역에 대하여 선택된 칩에 버퍼된다.
제 4 도에서는 제어신호를 보이고 있다. 버퍼 BFR 1는 기록, 판독 및 클럭신호
Figure kpo00016
,
Figure kpo00017
및 CCLK를 수신한다. 판독 및 기록신호는 라인 NEM과 지연게이팅회로 DG에 의하여 메모리를 제어한도록 통과된다. 이 회로는 중재회로 ARB로부터의 신호 EN에 의하여 동작된다. 지연 신호 발생기 DELG는 버퍼 BFR 2에 의하여 시스템버스인터페이스 I/F에 전달확인신호
Figure kpo00018
를 발생한다.
모듐 가능신호
Figure kpo00019
는 중재회로 ARB로 직접 보내어진다.
주 버스인터 페이스, HBI
이 모우드에서는 제10도에서 보인 바와 같이 허용된 버스엑세스를 나타내는 신호
Figure kpo00020
에 의하여 표시되는 신호에 의하여 메모리 엑세스에 의하여 허용된다.
Figure kpo00021
신호는 메모리가 요구되고 중재회로 ARB로 보내어지는 것을 나타낸다. 이 신호
Figure kpo00022
는 메모리엑세스가 허용되는 순간 발생된다. 이 신호는 메모리 엑세스전에 마이크로프로세서의 소프트웨어로 폴링된다.
이 칩셀렉트신호
Figure kpo00023
는 메모리엑세스를 나타내도록 사용된다.
중재회로, ARB 제 5 도
이 장치의 중재영역은 두 버스인터페이스의 단 하나가 언제든지 RAM영역에 엑세스된다. 이 회로는 다른 포트가RAM을 이용할 때에 한 포트는 폐쇄된다.
이 회르는 자신과 각 버스인터페이스 영역사이에 한 입력과 출력의 두 신호를갖는다. 입력신호는 RAM에 대한 엑세스 요구신호로 이용되고 출력은 허여 신호로 작용한다.
만약 한 인터페이스로부터 요구되었으나 메모리가 붐비는 경우 중재회로는 허여 신호를 발생하지 않는다. 각 인터페이스에 연결된 장치는 요구엑세스후 허여 라인을 검색하며 허여된 경우에만 메모리에 엑세스될 수 있다. 간단한 주 마이크로프로세서가 신호
Figure kpo00024
과
Figure kpo00025
로써 이를 수행한다.
RAM과 RAM 해독영역, RAM, RAMDC 제 6 도
이 내부메모리는 32×8비트 어레이로 구성되어 있다. 모우드'A' 입력이 '1'일때 메모리의 엑세스가 가능하고 그밖에 외부메모리 칩이 사용된다.
RMA영역은 메모리엑세스가 감지되는 순간 가능하게 된다. 이는 시스템과 주인터페이스에서 각각
Figure kpo00026
신호가 활동하거나
Figure kpo00027
신호가 활동하는 것을 의미한다.
카드제어논리회로, CCL
장치의 이 영역은 요구된 경우 카드리셋트와 '단선' 기능을 위하여 요구된 여러 게이팅을 수행한다. 이 논리회로는 리셋트
Figure kpo00028
입력시 또는
Figure kpo00029
,
Figure kpo00030
과 소프트리셋트 SWR의 동시 발생시의 전원이 낮은가에 대하여 응답하는 출력 '리셋트'를 제공한다.
Figure kpo00031
입력은 캐패시터-레지스터 회로에 의하여 얻어지며 '모듐 단선' 신호
Figure kpo00032
는 중재 논리회로에 게이팅하여 시스템 버스 인터페이스 출력이 3상태가 되게한다.
해독회로, DEC 제 7 도
이 장치의 해독영역은 주 인터페이스 HBI의 래칭된 어드레스에 응답한다. 이 해독회로는 어드레스A4-7의 고니블을가지며 16개 출력을 해독한다. 그리고 이 16개의 출력들은 직접 출력에 나타나거나 어드레스 A0-3으로 다시 해독된 다음 인터페이스 '기록 및 판독' 콘트롤
Figure kpo00033
,
Figure kpo00034
로 게이팅된다. 전자의 방법으로 범 프로그램버스셀렉터와 같이 '메모리 형' 16바이트 길이 주변장치를 위한 칩셀렉트 출력을 제공한다.
기록과 판독 제어신호로 게이팅되는 후자의 방법은 출력래치와 출력가능 입력버퍼와 같이 단일 바이트 레지스터의 직접 연결을 허용한다. 따라서 인터페이스장치 해독출력은 각 주변장치에 래칭 및 출력가능 연결된다.
해독가능 신호는 이 신호가 '제로'일 때에 해독기가 출력되게 한다. 인터페이스장치의 해독기가 주 메모리공간에 놓일 수 있도록 이 신호는 외부의 고위해독기에 의하여 발생된다.
인터페이스
기능핀 기술
버스 A 인터페이스
어드레스 입력 AAO-7
저활동
이들 신호는 두 포트 RAM으로부터의 바이트 어드레스를 제공한다. 이들은 시스템버스 어드레스라인에 직접연결된다.
데이타 입력/출력 AD0-7
이들 신호는 셀프버스에 평행하게 양방향 연결된다. 셀프판독 싸이클이 이루어질 때에 출력으로부터 데이타가 구동된다.
기록입력
Figure kpo00035
, 판독입력
Figure kpo00036
저활동
이 신호는 기록 및 판독싸이클이 시스템비스에서 일어날 때에 장치에 지시한다.
모듐가능 입력
Figure kpo00037
저활동
이 신호는 시스템 버스엑세스가 일어나는 장치를 지시한다. 입력은 고위 시스템버스 어드레스비트의 외부해독기로부터 유도된다.
불변클럭입력
Figure kpo00038
저활동
이 신호는 회로타이밍 참조를 확인하고 시스템버스 신호
Figure kpo00039
의 버퍼된 변형신호이다.
전송확인 출력
Figure kpo00040
저활동·3상태
이 신호는 시스템버스가 메모리영역에 엑세스되도록 허용된 후에 발생된다. 이 신호는 메모리엑세스시간을 허용하도록 7주기의 신호
Figure kpo00041
에 의하여 지연된다. 이 신호는시스템버스
Figure kpo00042
신호를 직접 구동한다.
버스 B인터페이스
이 인터페이스는 가능에 있어서 버스 A와 유사하다.
어드레스/데이타버스 양방향 BAD0-7
고활동·3상태
이 버스는 마이크로프로세서의 다중 어드레스와 데이타버스에 장치를 연곁한다. 이 어드레스는 신호 ALE에 응답하여 장치내에 래칭된다.
어드레스 래치가능 입력 ALE
고활동
이 신호의 내가티브 가장자리에서 큐렌트싸이클의 어드레스가 기억된다.
기록입력
Figure kpo00043
과 판독입력
Figure kpo00044
저활동
이들 신호는 기록 또는 판독싸이클이 마이크로프로세서로부터 일어날때의 장치를 표시한다.
칩셀렉트
저활동
활동시 이 신호는 두 포트 포로세서의 두 포트메모리 영역이 동작되게 한다. 입력은 어드레스에 응답하여 마이크로프로세서 해독논리회로에 의하여 가정된다.
버스엑세스 요구
Figure kpo00045
저활동
Figure kpo00046
신호가 마이크로프로세서가 두 포트메모리(모우드 01,10 및 11)에 엑세스되기를 원하는 두 포트영역을 알리는데 이용된다.
버스엑세스허여
Figure kpo00047
이 신호는 두 포트 중재논리회로가 메모리에 대한 엑세스를 허용할 때에 활동된다. 이 신호는 버스에 엑세스할 때를 결정하기 위하여 마이크로프로세서에 의하여 폴링된다. 이 신호는 또한 외부 메모리어드레스를 위한 방향 제어로써 이용된다.
외부 메모리 인터페이스
이 인터페이스는 어드레스, 데이타, 기록 및 판독제어를 제공한다. 이들 신호는 내부 32×8메모리를 그 이상 확장하는데 사용될 수 있다.
이 인터페이스는 해독기출력으로서 출력을 동일그룹으로 활동한다. NODE입력의 상태는 출력 채택여부를 결정한다.
외부 메모리어드레스
Figure kpo00048
저활동
이들 신호는 외부메모리를 위하여 사전에 선택된 저위 어드레스를 형성한다.
외부메모리 데이타
Figure kpo00049
저활동·3상태
이들 신호는 외부메모리를 위하여 사전에 선택된 데이타 버스를 형성한다.
외부 메모리 판독제어
Figure kpo00050
저활동
이 신호는 외부메모리의 기록입력을 구동하고 A와 B포트의 기록 신호로부터 사전에 선택된다.
해독기 출력
이들 신호는 MODE A=1일 때 외부메모리 인터페이스를 대신한다. 해독기출력 이들 자체는 MODE B신호의 상태에 따라서 두형태로 분할된다.
카드제어 및 모우드입력
모우드 A와 B 입력 MA,MB
고활동
이들 신호는 장치의 작동모우드를 세트한다.
이 입력은 내부풀업을 가지며 장치의 프로그램을 위하여 OV에 연결되도록 요구된다.
모듐 출력불능
Figure kpo00051
저활동
저활동일 때 이 신호는 포트 A 출력의 동작이 불능하게 되도록 한다.
파워 온 요구
Figure kpo00052
저활동
이 신호는 직접 RESET 출력에 영향을 준다. 이 입력은 접지되도록 외부 캐패시터에 연결된다.
소프트웨어 요구
Figure kpo00053
저활동
이 신호는 모든 시스템 버스로부터 취하여진다.
Figure kpo00054
,
Figure kpo00055
및
Figure kpo00056
이 모두 활동될 때에
Figure kpo00057
출력이 활동된다. SWR 입력은 외부 어드레스 해독에 의하여 구동될 수 있다.
요구
Figure kpo00058
저활동
이 신호는 마이크로프로세서의 리세트와 여러 리세트 및 소기신호를 구동시키도록 이용된다.
인터페이스 타이밍
장치의 인터페이스를 위한 타이밍은 제 8 도-제12도에 도시되어 있다.
RAM 최소치는 다음과 같다.
Figure kpo00059
시스템 인터페이스 제 8 도와 제 9 도
Figure kpo00060
주 I/F마이크로프로세서. 제10도
Figure kpo00061
해독출력 제11도
1. 칩선택활동에 대한 어드레스 - 150
2. 칩선택비활동에 대한 새로운 어드레스 - 120
3. 레지스터 O/P 활동에 대한 명령활동 - 130
4. 레지스터 O/P 비활동에 대한 명령비활동 - 110
5. 칩선택활동에 대한
Figure kpo00062
- 140
6. 칩선택 비활동에 대한
Figure kpo00063
- 100
카드제어 논리회로 제12도
1. 리셋트 출력 활동시간 2 POR캐패시터에 따름

Claims (3)

  1. 마이크로프로세서를 포함하는 원격통신시스템에 사용하기 위한 마이크로프로세서 인터페이서 장치로서, 이 장치가 원격통신시스템으로부터 신호를 수신하고 이 원격통신시스템에 신호를 급송하기 위한 제 1 접속수단, 마이크로프로세서로부터 신호를 수신하고 마이크로프로세서에 신호를 급송하기 위한 제 2 접속수단, 메모리, 동시에 단 하나의 접속수단이 메모리에 엑세스되도록 제1 및 제 2 접속수단을 제어하도록 배열된 중재수단과, 마이크로프로세서에 의하여 제 2 접속수단에 나타나는 어드레스신호에 응답하여 원격통신시스템의 영역에 엑세스될 수 있는 신호를 발생하는 해독수단을 포함하는 것에 있어서, 제 1 접속수단이 클럭신호를 지연시키고 시스템버스가 메모리에 엑세스되도록 허여되었음을 나타내는데 사용되는 확인신호를 중재수단의 제어하에 발생하도록 배열된 지연회로를 통과하는 클럭신호를 회복시키기 위한 버퍼를 포함함을 특징으로 하는 마이크로프로세서 인터페이스 장치.
  2. 청구범위 1항에 있어서, 제 2 접속수단이 마이크로프로세서에 의하여 발생된 엑세스요구신호에 응답하여 메모리에 대한 엑세스가 허여된 마이크로프로세서를 나타내는 신호를 발생하는 회로와 메모리에 엑세스 되도록 메모리의 동작을 가능케하는 신호를 발생하기 위한 회로를 포함함을 특징으로 하는 마이크로프로세서 인터페이스장치.
  3. 청구범위 1항 또는 2항에 있어서, 해독수단이 제 2 접속수단에 나타나는 어드레스신호와 원격통신시스템의 주변장치를위한 선택된 신호를 제공토록하는 어드레스의 일부로부터의 해독출력신호에 응답하고, 또는 출력신호가 단일바이트 레지스터수단의 직접 연결을 허용하도록 어드레스의 나머지부분과 함께 해독됨을 특징으로 하는 마이크로프로세서 인터페이스 장치.
KR1019850008876A 1984-11-28 1985-11-27 원격통신시스템용 마이크로프로세서 인터페이스장치 KR930003720B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB848430004A GB8430004D0 (en) 1984-11-28 1984-11-28 Microprocessor interface device
GB8430004 1984-11-28

Publications (2)

Publication Number Publication Date
KR860004360A KR860004360A (ko) 1986-06-20
KR930003720B1 true KR930003720B1 (ko) 1993-05-08

Family

ID=10570378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850008876A KR930003720B1 (ko) 1984-11-28 1985-11-27 원격통신시스템용 마이크로프로세서 인터페이스장치

Country Status (8)

Country Link
US (1) US4754274A (ko)
EP (1) EP0183486A3 (ko)
JP (1) JPS61136154A (ko)
KR (1) KR930003720B1 (ko)
AU (1) AU577167B2 (ko)
GB (2) GB8430004D0 (ko)
GR (1) GR852856B (ko)
NZ (1) NZ214344A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2196518A (en) * 1986-10-17 1988-04-27 Airtech Ltd Protocol adaptor
DE3780307T2 (de) * 1987-04-28 1993-02-11 Ibm Protokoll und anordnung zur verbindung zwischen einer steuereinheit und mehreren peripheren elementen.
US5001704A (en) * 1988-02-09 1991-03-19 Mcdonnell Douglas Corporation Multipurpose bus interface
US4991170A (en) * 1989-07-17 1991-02-05 Ag Communication Systems Corporation Circuit for interfacing a digital signal processor to a serial interface controller
CA2086386C (en) * 1991-12-31 1997-04-29 Daniel F. Daly Interface chip for a voice processing system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046461B2 (ja) * 1979-11-26 1985-10-16 株式会社日立製作所 アクセス要求選択回路
US4339633A (en) * 1980-10-06 1982-07-13 International Standard Electric Corporation Modular telecommunications system
US4453214A (en) * 1981-09-08 1984-06-05 Sperry Corporation Bus arbitrating circuit
GB2134753B (en) * 1983-01-18 1986-07-30 Plessey Co Plc Electronic switching system
US4543628A (en) * 1983-01-28 1985-09-24 Digital Equipment Corporation Bus for data processing system with fault cycle operation
US4586128A (en) * 1983-04-14 1986-04-29 Burroughs Corporation Arbitrator circuit and technique for use in a digital computing system having multiple bus controllers
US4511969A (en) * 1983-05-20 1985-04-16 At&T Information Systems Inc. Control channel interface circuit

Also Published As

Publication number Publication date
NZ214344A (en) 1989-05-29
AU5046585A (en) 1986-06-05
GR852856B (ko) 1986-03-28
KR860004360A (ko) 1986-06-20
EP0183486A2 (en) 1986-06-04
GB2167921B (en) 1988-10-12
GB8520688D0 (en) 1985-09-25
GB8430004D0 (en) 1985-01-09
AU577167B2 (en) 1988-09-15
GB2167921A (en) 1986-06-04
EP0183486A3 (en) 1988-09-07
JPS61136154A (ja) 1986-06-24
US4754274A (en) 1988-06-28

Similar Documents

Publication Publication Date Title
US4695952A (en) Dual redundant bus interface circuit architecture
EP0120889B1 (en) Direct memory access peripheral unit controller
KR20010024260A (ko) 핀-총수가 적은 버스 상에서의 직접 메모리 억세스 트랜잭션
KR930003720B1 (ko) 원격통신시스템용 마이크로프로세서 인터페이스장치
US4949246A (en) Adapter for transmission of data words of different lengths
KR100239716B1 (ko) 소형 컴퓨터 시스템 인터페이스 콘트롤러의 진단 테스트 장치
US4855900A (en) System for transferring data to a mainframe computer
US4494186A (en) Automatic data steering and data formatting mechanism
US4539656A (en) Memory access selection circuit
US5805843A (en) Microprocessor bus interface unit for interfacing an N-bit microprocessor bus to an M-bit memory device
KR920010977B1 (ko) 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture)
KR20070102823A (ko) Ｉ２ｃ 프로토콜에서의 어드레스 제어 장치
US4623888A (en) Multi-function control interface circuit
US5823871A (en) Interface control device for use with TV game equipment
JPH1027485A (ja) 不揮発性メモリ装置および不揮発性メモリ装置のためのデータ伝送方法
KR910008420B1 (ko) 중앙처리장치와 주변입출력장치와의 인터페이스 회로
KR0145790B1 (ko) 전전자 교환기에 있어서 스카시버스가 연결된 보조기억장치에 대한 이중화제어회로
KR100194985B1 (ko) 프로세서 모듈간 메세지 교환장치
KR890005053B1 (ko) 컴퓨터 시스템의 16비트 기입 데이타 버퍼 제어회로
SU1278872A1 (ru) Устройство дл обмена информацией
JP2886925B2 (ja) 接続装置
KR960014177B1 (ko) 병렬데이터처리시스템의 데이터통신장치
SU1608677A2 (ru) Адаптер канал - канал
KR100308662B1 (ko) 음성사서함시스템에서공통메모리억세스장치
KR0182954B1 (ko) 전송효율이 향상된 데이타 전송 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee