KR0182954B1 - 전송효율이 향상된 데이타 전송 제어회로 - Google Patents
전송효율이 향상된 데이타 전송 제어회로 Download PDFInfo
- Publication number
- KR0182954B1 KR0182954B1 KR1019950052608A KR19950052608A KR0182954B1 KR 0182954 B1 KR0182954 B1 KR 0182954B1 KR 1019950052608 A KR1019950052608 A KR 1019950052608A KR 19950052608 A KR19950052608 A KR 19950052608A KR 0182954 B1 KR0182954 B1 KR 0182954B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- host
- address
- request signal
- data request
- Prior art date
Links
- 239000000872 buffer Substances 0.000 claims abstract description 17
- 230000004044 response Effects 0.000 claims abstract description 12
- 230000003139 buffering effect Effects 0.000 claims abstract description 4
- 230000005540 biological transmission Effects 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 102100023471 E-selectin Human genes 0.000 description 6
- 241000283074 Equus asinus Species 0.000 description 6
- 101000622123 Homo sapiens E-selectin Proteins 0.000 description 6
- 230000007704 transition Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
단위출력의 데이타 비트수가 상이한 디바이스간의 데이타 전송효율을 증가시킬 수 있도록한 데이타전송 제어회로에 관한 것이다. 상기의 데이타 전송회로는 제1상태의 데이타요구신호의 입력에 응답하여 외부로부터 워드단위의 데이타를 억세스하고 상기 제2상태의 데이타요구신호에 응답하여 전송어드레스를 출력함과 동시에 상기 억세스된 워드단위의 데이타를 바이트단위의 데이타로 전송하는 호스트와, 제1상태의 데이타요구신호 및 제2상태의 데이타 요구신호를 출력하며 전송어드레스의 수신에 응답하여 내부의 특정 레지스터를 선택하는 엔코드선택신호를 발생하여 바이트단위의 데이타를 입력하는 디바이스와, 상기 호스트로부터 전송되는 전송어드레스를 상기 디바이스로 버퍼링하는 버퍼 및 상기 호스트로부터 출력되는 데이타를 상기 디바이스로 전송하는 데이타송수신기와, 상기 디바이스로부터 출력되는 엔코드선택신호의 입력에 응답하여 상기 디바이스로 공급되는 전송어드레스를 증가시키는 어드레스 증가수단과, 상기 디바이스와 상기 호스트의 사이에 접속되어 상기 데이타요구신호를 상기 호스트로 버퍼링하며, 상기 전송어드레스와 상기 엔코드선택신호의 입력에 응답하여 제2상태의 데이타요구신호를 상기 호스트로 공급되는 제어수단을 포함하여 구성된다.
Description
제1도는 종래의 데이타전송 인터페이스의 회로도.
제2도는 본 발명에 따른 데이타전송 제어회로도.
제3도는 제2도의 동작에 따른 동작 타이밍도.
본 발명은 데이타전송 인터페이스에 관한 것으로, 특히 단위입출력의 데이타 비트수가 상이한 디바이스간의 데이타 전송효율을 증가 시킬 수 있도록한 데이타전송 제어회로에 관한 것이다.
통상적으로 외부로부터 정보를 억세스하는 디지탈 데이타 처리장치, 예를 들면, CD(Compact Disk)등과 같은 기록 매체에 기록된 정보를 억세스하여 처리하는 비디오 CD, CD-ROM(Compact Disk-Read Only Memory), CD-I(Compact Disk-Interactive)등의 디지탈 데이타 처리장치는 외부로부터 정보를 억세스하는 호스트와 상기 호스트로부터 전송되는 데이타를 디코딩하여 처리하는 디바이스, 예를 들면, 입력된 데이타를 디코딩하여 데이타를 처리하는 프로세서를 가지고 있다. 이때, 상기 디바이스는 입력된 데이타의 디코딩이 완료되었을때 호스트로 데이타요구신호를 전송하며, 상기 호스트는 상기 데이타요구신호의 입력에 응답하여 기록매체로부터 읽은 데이타를 상기 디바이스로 전송한다. 이러한 데이타전송 제어회로의 종래 회로를 살피면 하기 제1도와 같다.
제1도는 종래의 데이타전송 인터페이스의 회로도이다. 제1도에 도시된 참조 번호 12는 데이타요구신호 IOCS16의 활성화에 응답하여 기록매체(도시하지 않았음)으로부터 억세스한 데이타를 출력하는 호스트이다. 이때, 상기 호스트 12는 데이타를 전송하기 전에 어드레스버스를 통하여 어드레스신홀르 출력한다. 참조 번호 14는 상기 호스트 12로 데이타요구신호 IOCS16를 발생하여 입력되는 데이타를 디코딩하는 디바이스로이다. 그리고, 상기 호스트 12와 디바이스 14의 사이에 위치된 참조 번호 16 및 18은 어드레스를 버퍼링하는 버퍼 및 상기 호스트 12로부터의 데이타를 상기 디바이스 14로 전송하는 데이타송수신기이다.
상기 제1도와 같이 구성된 회로의 구성요소중, 호스트 12와 디바이스 14의 단위입출력의 데이타 비트수가 동일한 경우, 호스트로부터 디바이스로의 데이타전송에는 아무런 문제가 발생하지 않는다. 예를 들면, 호스트 12와 디바이스 14의 단위입출력의 데이타 비트수 즉, 한번의 억세스 싸이클에 입출력되는 데이타 비트의 수가 16비트로서 동일한 경우라면 아무런 문제 발생하지 않는다. 그러나, 호스트 14의 단위입출력 데이타 비트수가 16비트이고, 디바이스 16의 단위입출력 데이타의 비트수가 8비트인 경우 데이타 전송비의 차이에 따른 문제가 발생한다. 즉, 호스트 12로부터 디바이스 14로의 데이타 전송율이 떨어지는 문제가 야기된다. 이와 같은 문제점을 설명하면 하기와 같다.
지금, 제1도에 도시된 디바이스 14가 데이타요구신호 IOCS16를 로우로 출력하면 호스트 12는 상기 데이타요구신호 IOCS16의 로우에 응답하여 기록매체(도시되지 않음)으로부터 16비트의 데이타를 억세스한다. 이때, 디바이스 14는 수신된 데이타를 디코딩하는 상태에 있게된다.
상기 디바이스 14가 수신된 데이타를 디코딩 완료하여 데이타요구신호 IOCS16를 하이로 하면, 호스트 12는 이에 응답하여 어드레스신호를 버퍼 16에 입력하여 디바이스 14의 어드레스를 지정한다.
상기 호스트 12로부터 전송되는 어드레스신호는 디바이스 14내의 레지스터를 지정하기 위한 것이다. 상기와 같이 어드레스를 버퍼 16를 통해 디바이스 14로 전송한 호스트 12는 기록매체로주터 억세스가 16비트의 데이타중 첫번째 바이트, 즉, 8비트의 데이타를 데이타송수신기 18를 통해 디바이스 14로 전송한다. 이때, 상기 디바이스 14의 단위입출력 데이타의 비트수가 8비트임으로 상기 호스트 12는 기록매체로부터 억세스한 16비트의 데이타를 8비트씩 두번에 걸쳐 전송한다.
따라서, 상기한 바와 같이 디바이스 14의 단위입출력 데이타의 비트수가 호스트 12의 단위입출력 데이타의 비트수의 ½인 경우, 호스트 12는 기록매체로부터 억세스한 16비트의 데이타를 2번에 걸쳐 디바이스 14로 전송함으로써 호스트 12로부터 디바이스 14로의 데이타 전송 시간이 오래걸리게 된다. 실제로, 상기 제1도와 같은 회로를 비디오 CD에 적용하는 경우, 1섹터의 데이타를 보내고 다음 데이타를 보내려고 준비하는데 시간이 것의 없이되어 화면자체가 끊어지면서 출력되는 현상이 발생된다.
따라서, 본 발명의 목적은 단위입출력 데이타 비트의 수가 상이한 디바이스간에 데이타를 전송시 고속으로 데이타를 전송할 수 있는 데이타 전송 인터페이스 회로를 제공함에 있다.
본 발명의 다른 목적은 호스트와 디바이스간의 단위입출력 데이타 비트의 수가 상이한 시스템에서 하나의 명령 사이클에 연속적으로 두번 데이타를 전송하는 회로를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명은 *
으로 구성함을 특징으로 한다.
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명의 실시예의 관한 도면에서 전술한 도면상의 구성요소와 실질적으로 동일한 구성과 기능을 가진 것들에는 그것들과 동일한 참조부호를 사용할 것이다.
제2도는 본 발명에 따른 데이타전송 제어회로도로서, 전술한 제1도의 구성에 오아게이트 20. 앤드게이트 22로 구성된 어드레스 증가회로와, 디바이스 14의 데이타요구신호 IOCS16의 출력단자 및 호스트 12의 사이에 접속된 데이타 전송 제어회로가 더 구비되어 있다. 이때, 상기 데이타전송 제어회로는 트라이 스테이트 버퍼 26 및 앤드게이트 24로 구성된다. 제2도와 같은 구성중, 전송어드레스신호 ISAADD1은 호스트 12로부터 출력된 전송어드레스들중에 포함된 신호로서, 호스트 12로부터 디바이스 14로의 데이타 전송상태를 나타내는 신호로서 하이인 경우에 액티브 상태이다. 그리고, ESEL은 디바이스 12내의 특정 입출력 데이타 레지스터를 의미하는 신호로서, 상기 특정 데이타 레지스터에 저장된 1바이트의 데이타를 디코딩 완료시에 논리 하이로 세트 된다.
제3도는 제2도의 동작에 따른 동작 타이밍도이다.
제2도를 참조하여 본 발명에 따라 구성된 제2도의 동작과정을 상세히 설명한다.
초기, 디바이스 14로부터 출력되는 데이타요구신호 IOCS16과 엔코드선택신호 ESEL은 논리 로우로 출력된다. 따라서, 앤드게이트 22와 24의 출력은 로우의 상태로 출력된다. 상기 앤드게이트 24의 출력이 로우로 되면 디바이스 14와 호스트 12간에 접속된 트라이 스테이트 버퍼 26가 인에이블되어 디바이스 14로부터 로우의 상태로 출력되는 데이타요구신호 IOCS16를 데이타요구신호 IOCS16h로서 호스트 12에 공급한다.
상기와 같이 로우의 상태로 입력되는 데이타요구신호 IOCS16를 입력하는 호스트 12는 이에 응답하여 외부의 장치로 어드레스를 출력하여 16비트의 데이타 D0~D15를 입력한다. 이때, 상기 디바이스 14가 데이타요구신호 IOCS16를 논리 하이로 천이시키면 이는 곧 트라이 스테이트 버퍼 26를 통해 호스트 12로 전송된다. 즉, 호스트 12로 공급되는 신호 IOCS16h가 하이로 된다.
이때, 상기 호스트 12가 상기 신호 IOCS16h의 하이에 응답하여 외부로부터 입력한 16비트의 데이타를 전송하기 위해 전송어드레스 ISAADD0~ISAADD7들을 출력하고, 16비트의 데이타중 8비트의 데이타를 데이타송수신기 18로 출력한다. 상기 전송어드레스들 ISAADD0~ISAADD7들중 전송어드레스 ISAADD1는 전송상태를 디바이스 14로 알리기 위하여 하이의 상태로 세트된다.
상기 호스트 12로부터 출력되는 전송어드레스들 ISAADD0~ISAADD7를 입력하는 버퍼 16는 하위 3비트의 어드레스를 디바이스 14로 버퍼링한다. 상기 최하위 어드레스 ISAADD0는 오아게이트 20를 통해 디바이스 14로 공급되며, 나머지 2비트의 어드세스 ISAADD1, ISAADD2는 직접 디바이스 14로 공급된다. 상기와 같은 구성에 의해 발생된 신호 HSEL0~HSEL들은 디바이스 14내 다수의 레지스터들중 하나를 선택하게 된다. 상기와 같은 동작에 의해 내부 레지스터가 선택되면 디바이스 14는 데이타송수신기 18로부터 출력되는 8비트의 전송데이타를 상기 선택된 레지스터에 저장하고, 엔코드선택신호 ESEL를 논리 하이로 출력한다. 이때, 상기 디바이스 14로부터 출력되는 데이타요구신호 IOCS16은 로우로 천이된다.
한편, 앤드게이트 24는 논리 하이상태의 엔코드선택신호 ESEL와 하이상태의 신호에 의해 논리 하이의 신호를 출력함으로써 트라이 스테이트 버퍼 26은 디스에이블된다. 상기 트라이 스테이트 버퍼 26이 디스에이블되면 디바이스 14로부터 출력되는 로우의 데이타요구신호 IOCS16은 호스트 12로 전달되지 않는다. 이때, 트라이 스테이트 버퍼 26의 출력단자는 풀업저항 28에 의해 전원전압 Vcc의 레벨로 풀업됨으로서 호스트 12로 공급되는 신호 IOCS16h는 제3도와 같이 논리 하이로 된다. 또한, 논리 하이상태의 전송어드레스 ISAADD1와 엔코드선택신호 ESEL를 입력하는 앤드게이트 22는 상기 엔코드선택신호 ESEL가 하이로 천이될때 논리 하이를 출력함으로서 오아게이트 20의 출력이 논리 하이로 출력된다. 즉, 디바이스 14로 공급되는 어드레스가 자동적으로 증가된다.
상기와 같은 상태에서 호스트 12가 16비트의 데이타중 하위 8비트의 데이타를 데이타송수신기 18로 출력하면 이는 곧 디바이스 14로 입력된다. 이때, 상기 앤드게이트 22와 오아게이트 20에 의해 자동적으로 디바이스 14로 입력되는 신호 HSEL0~HSEL2가 증가되어짐으로써 상기 디바이스 14는 상기 신호 HSEL0~HSEL2에 의해 선택된 레지스터에 데이타 송수신기 18로부터 전송되는 하위 바이트의 데이타를 저장한다. 이의 동작 타이밍도는 제3도와 같다.
따라서, 상기 제2도와 같이 구성된 데이타 전송 회로는 디바이스 14로부터 출력되는 데이타요구신호 IOCS16의 레벨을 제어함과 동시에 디바이스 14로 공급되는 어드레스를 자동적으로 증가시킴으로서 프로그램상의 실행 명령어 수를 감축할 수 있게 된다.
상술한 바와 같이 본 발명은 8비트의 데이타를 억세스하는 디바이스에 16비트의 데이타를 억세스하는 호스트으로부터 전송되는 데이타를 하나의 데이타 전송싸이클로서 인터페이싱할 수 있어 데이타 전송 효율을 증가 시킬 수 있으며, 비디오 CD에 이용하는 경우에는 데이타를 실시간에 가깝게 전송할 수 있어 화면의 끊어짐에 제거할 수 있다.
Claims (3)
- 데이타전송 제어회로에 있어서, 제1상태의 데이타요구신호의 입력에 응답하여 외부로부터 워드단위의 데이타를 억세스하고 상기 제2상태의 데이타요구신호에 응답하여 전송어드레스를 출력함과 동시에 상기 억세스된 워드단위의 데이타를 바이트단위의 데이타로 전송하는 호스트와, 제1상태의 데이타요구신호 및 제2상태의 데이타요구신호를 출력하며 전송어드레스의 수신에 응답하여 내부의 특정 레지스터를 선택하는 엔코드선택신호를 발생하여 바이트단위의 데이타를 입력하는 디바이스와, 상기 호스트로부터 전송되는 전송어드레스를 상기 디바이스로 버퍼링하는 버퍼 및 상기 호스트로부터 출력되는 데이타를 상기 디바이스로 전송하는 데이타송수신기와, 상기 디바이스로부터 출력되는 엔코드선택신호의 입력에 응답하여 상기 디바이스로 공급되는 전송어드레스를 증가시키는 어드레스 증가수단과, 상기 디바이스와 상기 호스트의 사이에 접속되어 상기 데이타요구신호를 상기 호스트로 버퍼링하며, 상기 전송어드레스와 상기 엔코드선택신호의 입력에 응답하여 제2상태의 데이타요구신호를 상기 호스트로 공급하는 제어수단으로 구성함을 특징으로 데이타 전송 제어회로.
- 제1항에 있어서, 상기 어드레스 증가수단은 상기 호스트로부터 출력되는 전송어드레스와 상기 엔코드선택신호를 입력하는 앤드게이트 22와, 상기 앤드게이트 22의 출력단자와 상기 버퍼로부터 출력되는 최하위 어드레스를 논리합하여 상기 디바이스의 어드레스로 공급하는 오아게이트로 구성되어 상기 엔코드선택신호의 활성화에 의해 상기 어드레스를 증가시킴을 특징으로 하는 데이타 전송 제어회로.
- 제1항 또는 제2항에 있어서, 상기 제어수단은, 상기 디바이스의 데이타요구신호단자와 상기 호스트의 사이에 접속되는 트라이 스테이트 버퍼 26과, 상기 호스트로부터 출력되는 전송어드레스와 상기 엔코드선택신호를 논리 조합하여 상기 트라이 스테이트 버퍼를 제어하는 앤드게이트로 구성함을 특징으로 하는 데이타 전송 제어회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052608A KR0182954B1 (ko) | 1995-12-20 | 1995-12-20 | 전송효율이 향상된 데이타 전송 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052608A KR0182954B1 (ko) | 1995-12-20 | 1995-12-20 | 전송효율이 향상된 데이타 전송 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970056510A KR970056510A (ko) | 1997-07-31 |
| KR0182954B1 true KR0182954B1 (ko) | 1999-05-15 |
Family
ID=19441791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052608A KR0182954B1 (ko) | 1995-12-20 | 1995-12-20 | 전송효율이 향상된 데이타 전송 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0182954B1 (ko) |
-
1995
- 1995-12-20 KR KR1019950052608A patent/KR0182954B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970056510A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716527A (en) | Bus converter | |
| EP0120889B1 (en) | Direct memory access peripheral unit controller | |
| US5826093A (en) | Dual function disk drive integrated circuit for master mode and slave mode operations | |
| US20020078287A1 (en) | Data transfer control circuit with interrupt status register | |
| JPS581465B2 (ja) | デ−タ信号の緩衝方式 | |
| US5073969A (en) | Microprocessor bus interface unit which changes scheduled data transfer indications upon sensing change in enable signals before receiving ready signal | |
| US5588128A (en) | Dynamic direction look ahead read buffer | |
| KR900015008A (ko) | 데이터 프로세서 | |
| US5895481A (en) | Programmable VESA unified memory architecture (VUMA) row address strobe (RAS) | |
| KR100579203B1 (ko) | 능률화된 ａｔａ 장치 초기화 방법 및 장치 | |
| US5553244A (en) | Reflexively sizing memory bus interface | |
| US20030217218A1 (en) | Interface for devices having different data bus widths and data transfer method using the interface | |
| JPS5832417B2 (ja) | デ−タ転送制御方式 | |
| KR0182954B1 (ko) | 전송효율이 향상된 데이타 전송 제어회로 | |
| US6457089B1 (en) | Microprocessor bus structure | |
| US6170041B1 (en) | Integrated circuit memory with a bus transceiver | |
| KR0135895B1 (ko) | 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 | |
| KR930003720B1 (ko) | 원격통신시스템용 마이크로프로세서 인터페이스장치 | |
| EP0382342B1 (en) | Computer system DMA transfer | |
| KR890016475A (ko) | 다이렉트 메모리 액세스 제어장치 | |
| US7903885B2 (en) | Data converting apparatus and method | |
| KR100346268B1 (ko) | 데이터 버스 제어 시스템 | |
| KR0182644B1 (ko) | 메모리의 읽기 및 쓰기제어장치 | |
| JP3480961B2 (ja) | メモリアクセス方法 | |
| KR0145790B1 (ko) | 전전자 교환기에 있어서 스카시버스가 연결된 보조기억장치에 대한 이중화제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19951220 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19961228 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19951220 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19981130 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19981214 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19981214 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20011129 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20021129 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20031128 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20041129 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20041129 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20061110 |