KR930002361Y1 - 능동 비데오 클램핑 회로 - Google Patents

능동 비데오 클램핑 회로 Download PDF

Info

Publication number
KR930002361Y1
KR930002361Y1 KR2019900004085U KR900004085U KR930002361Y1 KR 930002361 Y1 KR930002361 Y1 KR 930002361Y1 KR 2019900004085 U KR2019900004085 U KR 2019900004085U KR 900004085 U KR900004085 U KR 900004085U KR 930002361 Y1 KR930002361 Y1 KR 930002361Y1
Authority
KR
South Korea
Prior art keywords
clamping
video signal
transistor
output
signal
Prior art date
Application number
KR2019900004085U
Other languages
English (en)
Other versions
KR910019147U (ko
Inventor
김학재
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019900004085U priority Critical patent/KR930002361Y1/ko
Publication of KR910019147U publication Critical patent/KR910019147U/ko
Application granted granted Critical
Publication of KR930002361Y1 publication Critical patent/KR930002361Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/70—Circuits for processing colour signals for colour killing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.

Description

능동 비데오 클램핑 회로
제1도 및 제2도는 종래의 회로도.
제3도는 본 고안의 일실시 회로도.
제4도는 본 고안 일실시 회로도의 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
5 : 완충 증폭기 10 : 노이즈 완충 증폭부
15 : 동기 분리회로 20 : 클램핑 펄스 발생부
25 : 클램핑 회로 30 : 출력 버퍼
Q1-Q6 : 트랜지스터 C1-C7 : 콘덴서
R1-R11 : 저항 D1 : 다이오드
본 고안은 각종 비데오 장비간의 신호 전송계에 있어서, 기준 혹전위 레벨을 일정 클램핑 전위에 고정시켜 주어 안정된 영상을 얻도록 하는 능동 비데오 클램핑 회로에 곤한 것이다.
일반적으로 비데오 신호는 직류 성분으로 부터 수 MNz 범위 내에 존재하게 되고 특히 직류 성분은 비데오 신호의 전체적인 밝기를 결정하는 중요한 요소이므로 비데오 신호위 전송 및 증폭등의 신호 처리에 있어서 기준 혹레벨 전위를 일정 클램핑 전위에 고정시켜 주어야만 입력 비데오 신호의 밝기와 전송 및 증폭된 비데오 신호의 밝기가 동일해지는 것이다.
이같이 비데오 신호의 기준 혹레벨 전위를 일정 전위에 고정시키기 위하여 종래에는 제1도에서와 같이 트랜지스터(Q1)의 베이스에 연결된 저항(R1)(R2)에 의하여 트랜지스터(Q1)를 일정전위에 고정 바이어스 되게 한후 결합 콘덴서(C1)를 통하여 비데오 신호를 입력시키게 되면 결합 콘덴서(C1)를 통과한 비데오 신호는 저항(R1)(R2)에 의해 일정전위로 고정되고 트랜지스터(Q1)를 통하여 출력되게 된다.
그러나 상기된 제1도에서와 같은 종래의 회로도에서는 입력 비데오 신호의 전체 평균 전위가 급격히 변동하게 될 경우 기준 전위가 이에 연동하게 되어 화면의 밝기가 변동하게 되는 문제점이 발생되는 것이다.
이와같은 문제점을 해결하기 우하여 종래에는 제2도에서와 같은 회로를 구성시켰다.
즉 입력 비데오 신호는 결합 콘덴서(C1)를 통하여 트랜지스터(Q1)에서 완충 증폭되어져 부하저항(R1)으로 출력되고 상기 부하 저항(R1)에서 얻어진 출력신호는 결합 콘덴서(C2)를 통하여 출력 완충 증폭용 트랜지스터(Q3)의 베이스에 인가됨과 동시에 클램핑 트랜지스터(Q2)의 콜렉터에 인가되게 된다.
이때 외부에서 공급되는 프론트포치 클램핑 펄스나 백포치 클램핑 펄스에 의해 클램핑 트랜지스터(Q2)를 스위칭시켜 결합콘덴서(C2)의 전위를 리셋트 시킴으로써 일정전위를 유지하게 한후 출력 완충 증폭용 트랜지스터(Q3))를 통하여 출력시키는 것이다.
따라서 제2도에서와 같은 종래의 회로도에서는 입력비데오 신호의 레벨 변동에 대하여 안정된 직류 저위를 유지시킬 수는 있으나 외부에서 백포치 클램핑 펄스나 프론트 포치 클램핑 펄스를 인가시켜 주어야 하므로 이에 따른 구성이 복잡해지게 되는 문제점이 있는 것이었다.
본 고안은 상기된 문제점을 해결하기 위하여 입력되는 비데오 신호중에서 동기신호를 분리한후 클램핑에 필요한 백포치 클램핑 펄스를 발생시켜 주어 외부 클램핑 펄스의 공급없이 능동적으로 클램핑이 가능하게 하므로써 안정된 영상을 얻을수 있도록 하는 능동 비데오 클램핑 회로를 제공하고자 하는 것으로 본 고안은 입력 비데오 신호를 완충 증폭시킨후 노이즈 성분을 제거하여 동기 신호를 분리시키고 분리된 동기신호를 이용하여 백포치 클램핑 신호를 발생시켜 주어 입력 비데오 신호를 클램핑 시킴으로써 출력되는 비데오 신호는 색동기신호의 손상없이 일정 전위에 고정된 신호를 얻을 수 있는 것이다.
이하 본고안을 첨된 제3도의 일실시 회로도 및 제4도의 파형도에 의거 상세히 설명한다.
제3도는 본 고안의 일실시 회로도로써 비데오 신호 입력을 완충 증폭시키는 완충 증폭기(5)와, 상기 완충증폭기(5)에서 완충 증폭된 신호중의 스파크 노이즈 및 색신호 성분을 제거하여 증폭시키는 노이즈 완충 증폭부(10)와, 상기 노이즈 완충 증폭부(10)의 출력을 반전증폭시킨후 동기신호 성분만을 추출하는 동기 분리회로(15)와, 상기 동기 분리회로(15)의 동기신호로 백포치 클램핑 펄스르르 발생시키는 클램핑 펄스 발생부(20)와, 상기 클램핑 펄스 발생부(20)의 백포치 클램핑 펄스에 의해 상기 완충 증폭기(5)의 출력 베디에 신호를 클램핑 시키는 클램핑회로(25)와, 상기 클램핑 회로(25)에서 클램핑된 비데오 신호를 완충 증폭시켜 출력시키는 출력버퍼(30)로 구성된다.
즉 본 고안은 입력 비데오 신호는 결합 콘덴서(C1)를 통하여 부하저항(R1)연결된 트랜지스터(Q1)에서 증폭되게 완충증폭기(5)를 구성하고 트랜지스터(Q1)의 에미터 출력은 저항(R2)과 콘덴서(C2)의 저역통과필터을 통하여 스파크 노이즈 및 색신호 성분이 제거된후 트랜지스터(Q2)에서 증폭되게 노이즈 완충 증폭부(10)를 구성하며 상기 트랜지스터(Q2)의 에미터 출력은 콘덴서(C3)와 저항(R4)의 고역통과필터를 통하여 트랜지스터(Q3)에서 반전증폭된후 동기신호 분리용 다이오드(D1)를 통하여 출력되게 동기 분리회로(15)를 구성한다.
그리고 트랜지스터(Q3)의 콜렉터 출력은 결힙 콘덴서(C4)를 통하여 저항(R6)(R7)이 연결된 트랜지스터(Q4)에서 증폭되게 클램핑 펄스 발생부(20)를 구성하고 상기 트랜지스터(Q4)의 콜렉터 출력은 콘덴서(C5)와 저항(R9)(R11)을 통하여 트랜지스터(Q5)를 스위칭시켜 주어 트랜지스터(Q1)에서 출력되는 비데오 신호가 코일(L1)과 콘덴서(C7)의 색부 반송파 트랩을 통하여 클램핑되게 클램핑회로(25)를 구성하며 상기 클램핑회로(25)의 출력은 부하저항(R10)이 연결된 트랜지스터(Q6)를 통하여 출력되게 출력 버퍼(30)를 구성한다.
이와같은 구성의 본 고안에서 입력되는 비데오 신호는 결합 콘덴서(C1)를 통한후 부하저항(R1)이 연결된 트랜지스터(Q1)에서 완충 증폭되어 제4도의 (a)에서와 같이 나타나게 된다.
트랜지스터(Q1)에서 완충증폭된 비데오 신호는 저항(R2)과 콘덴서(C2)의 저역통과필터를 통하여 스파크 노이즈 및 색신호 성분이 제거된후 부하저항(R3)이 연결된 트랜지스터(Q2)에서 완충증폭 되게 된다.
노이즈 완충 증폭부(10)의 트랜지스터(Q2)에서 노이즈 및 색신호 성분이 제거된 비데오 신호 출력은 콘덴서(C3)와 저항(R4)의 고역통과필터를 통하여 트랜지스터(Q3)에서 반전증폭된후 다이오드(D1)에 인가되게 되고 이때 동기신호 이외의 부분에서는 다이오드(D)가 도통하여 제4도의 (b)에서와 같은 동기 신호만이 출력된다.
그리고 동기 분리회로(15)에서 분리되어 출력되는 제4도의(b)에서와 같은 동기신호는 바이어스 저항(R6)(R7)을 통하여 포화영역에 바이오스 되어 있는 트랜지스터(Q4)에 미분 콘덴서(C4)를 통하여 결합되므로써 트랜지스터(Q4)의 베이스에는 제4도의 (c)에서와 같은 파형이 인가되게 되고 이에 따라 트랜지스터(Q4)도의 (d)에서와 같은 백포치 부분에 해당하는 클램핑 펄스를 발생하게 된다.
이같이 클램핑 펄스 발생부(20)의 트랜지스터(Q4)를 통하여 얻어지는 제4도의 (d)에서와 같은 클램핑 펄스는 콘덴서(C5)와 저항(R9)(R11)을 통하여 클램핑 트랜지스터(Q5)의 베이스에 인가되어 트랜지스터(Q5)를 스위칭 시키게 된다.
따라서 완충 증폭기(5)에서 완충 증폭되어 결합 콘덴서(C6)를 통과한 비데오 신호는 제4도의 (d)에서와 같은 클램핑 펄스에 의해 트랜지스터(Q5)에서 트랜지스터(Q5)와 코일(L1)과 콘덴서(C7)의 색부 반송파 트랩을 통하여 클램핑되어진다.
그러므로 출력 버퍼(30)의 트랜지스터(Q6)를 통하여 출력되는 비데오 신호는 색동기 신호의 손상없이 일정전위에 고정된 안정된 비데오 신호를 얻을수 있게 된다.
이상에서와 같이 본 고안은 입력되는 비데오 신호에서 동기 신호를 분리하여 클램핑에 필요한 백포치 펄스를 발생시켜 주어 외부 클램핑 펄스의 공급없이 능동적인 클램핑이 가능하도록 한것으로써 외부 클램핑 펄스의 공급이 필요없이 회로의 단순화를 기할수 있으며 색동기 신호의 손상없이 일정 전위에 고정되는 안정된 비데오신호를 얻을 수 있는 것이다.

Claims (1)

  1. 비데오 신호의 직류 전위를 안정화시키는 회로에 있어서, 비데오 신호 입력을 완충 증폭시키는 완충증폭기(5)와, 상기 완충증폭기(5)에서 완충 증폭된 신호중의 노이즈 및 색신호 성분을 제거시켜 증폭시키는 노이즈 완충 증폭부(10)와, 상기 노이즈 완충 증폭부(10)의 출력을 반전증폭시켜 동기 신호 성분만을 추출하는 동기 분리회로(15)와, 상기 동기 분리회로(15)의 동기신호를 미분시키고 증폭시켜 백포치 클램핑 펄스 발생부(20)의 백포치 클램핑 펄스를 발생시키는 클램핑 펄스발생부(20)와, 상기 클램핑 펄스에 의해 스위칭되어 상기 완충 증폭기(5)의 출력 비데오 신호를 클램핑시키는 클램핑 회로(25)와, 상기 클램핑 회로(25)에서 클램핑된 비데오 신호를 완충 증폭시키는 출력버퍼(30)로 구성된 능동 비데오 클램핑 회로.
KR2019900004085U 1990-04-03 1990-04-03 능동 비데오 클램핑 회로 KR930002361Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900004085U KR930002361Y1 (ko) 1990-04-03 1990-04-03 능동 비데오 클램핑 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900004085U KR930002361Y1 (ko) 1990-04-03 1990-04-03 능동 비데오 클램핑 회로

Publications (2)

Publication Number Publication Date
KR910019147U KR910019147U (ko) 1991-11-29
KR930002361Y1 true KR930002361Y1 (ko) 1993-05-06

Family

ID=19297389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900004085U KR930002361Y1 (ko) 1990-04-03 1990-04-03 능동 비데오 클램핑 회로

Country Status (1)

Country Link
KR (1) KR930002361Y1 (ko)

Also Published As

Publication number Publication date
KR910019147U (ko) 1991-11-29

Similar Documents

Publication Publication Date Title
US5801555A (en) Correlative double sampling (CDS) device
KR930002361Y1 (ko) 능동 비데오 클램핑 회로
US5569985A (en) Amplifier for scanning beam velocity modulation
KR940002286Y1 (ko) 모니터용 직류 클램프 장치
KR930006988Y1 (ko) 동기신호 분리회로
KR950005041B1 (ko) 영상신호 파형 정형회로
KR100192052B1 (ko) 영상처리 장치의 동기신호 안정화 장치
JP3278855B2 (ja) ビデオ信号処理回路
KR890005717Y1 (ko) 위성 수신 장치의 삼각파 제거회로
KR840002196A (ko) 비데오 신호 dc 성분에 둔감한 주파수 선택성 dc 결합 비데오 신호 제어시스템.
KR960012851B1 (ko) 모니터의 무신호시 클램프 신호 발생회로
KR900009591Y1 (ko) 모니터의 귀선 신호 소거회로
GB1267979A (en) Synchronizing separator circuits
KR960010488B1 (ko) 텔레비젼 수상기의 캡션신호 발생회로
JPS6261188B2 (ko)
KR910001704Y1 (ko) 동기 안정화 회로
KR0130157B1 (ko) 모니터의 프리 런닝 주파수 제어 회로
KR910000541Y1 (ko) 비데오 신호의 노이즈 펄스 소거회로
KR950005766Y1 (ko) 브이티알의 해상도 보상회로
KR900004136B1 (ko) 합성비디오신호에 포함된 고주파 디지탈 정보신호 분리 및 고주파 디지탈 동기신호 분리용 집적회로
JPH0737372Y2 (ja) 信号合成回路
JP2558757B2 (ja) クランプ回路
JPH04280578A (ja) 映像信号増幅器
KR910003466Y1 (ko) 영상 윤곽 신호의 잡음 제거회로
JPH04972A (ja) 垂直同期分離回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee