KR930001398Y1 - Power control apparatus for monitor - Google Patents

Power control apparatus for monitor Download PDF

Info

Publication number
KR930001398Y1
KR930001398Y1 KR2019870022638U KR870022638U KR930001398Y1 KR 930001398 Y1 KR930001398 Y1 KR 930001398Y1 KR 2019870022638 U KR2019870022638 U KR 2019870022638U KR 870022638 U KR870022638 U KR 870022638U KR 930001398 Y1 KR930001398 Y1 KR 930001398Y1
Authority
KR
South Korea
Prior art keywords
monitor
power supply
terminal
relay
input
Prior art date
Application number
KR2019870022638U
Other languages
Korean (ko)
Other versions
KR890015415U (en
Inventor
박영만
김경섭
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019870022638U priority Critical patent/KR930001398Y1/en
Publication of KR890015415U publication Critical patent/KR890015415U/en
Application granted granted Critical
Publication of KR930001398Y1 publication Critical patent/KR930001398Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)

Abstract

내용 없음.No content.

Description

모니터의 전원 제어 장치Monitor power control unit

제1도는 종래 기술의 모니터 전원 자동 차단 장치의 회로 계통도.1 is a circuit diagram of a conventional monitor power supply automatic shutdown device.

제2도는 본 고안에 따른 모니터 전원 제어 전원장치의 회로 개통도.2 is a circuit opening diagram of the monitor power supply control power supply according to the present invention.

제3도는 제2도에 도시한 장치내의 제어부의 일예를 간략하게 도시한 회로 계통도.FIG. 3 is a circuit schematic diagram briefly showing an example of the control unit in the apparatus shown in FIG.

제4도는 제2도 내의 제어부의 다른 예를 상세하게 도시한 회로도.4 is a circuit diagram showing another example of the control unit in FIG. 2 in detail.

본 고안은 모니터의 전원 제어 장치에 관한 것으로 특히 수평 다이렉트 모니터의 수평동기 펄스 신호를 이용여 모니터의 전원 공급을 제어하도록 한 모니터 전원 자동 차단 장치에 관한 것이다.The present invention relates to a power supply control device for a monitor, and more particularly, to a monitor power supply automatic device for controlling a power supply of a monitor by using a horizontal synchronous pulse signal of a horizontal direct monitor.

종래 기술의 이러한 장치는 모니터와 퍼스날 컴퓨터의 전원이 함께 연결되어 있는 경우에 퍼스날 컴퓨터의 전원을 오프 시켰을때에만 모니터의 전원이 함께 오프되었고, 전원이 서로 분리되어 있을 경우에는 퍼스날컴퓨터의 전원이 오프 되었을때에 모니터의 전원이 오프되지 않았다.In the prior art, when the power of the monitor and the personal computer is connected together, the power of the monitor is turned off only when the power of the personal computer is turned off, and the power of the personal computer is turned off when the power is disconnected from each other. Is not turned off when the

또한 본 분야에 공지된 이러한 장치(제1도 참조)는 전원 공급 장치(1)의 출력단자가 모니터(3)의 공급 전원입력에 접속되고, 논리 보드(2)의 출력단자가 모니터(3)의 영상신호 입력에 접속되므로 논리 보드(2)에서 입력되는 영상신호를 수신하여 수평 및 수직 편향을 행하여 화면을 구성하였다.Also known in the art (see FIG. 1), the output terminal of the power supply 1 is connected to the supply power input of the monitor 3, and the output terminal of the logic board 2 is an image of the monitor 3. Since it is connected to the signal input, the image signal input from the logic board 2 is received, and horizontal and vertical deflection are performed to configure the screen.

특히, 수평단에 수평 발진 회로가 없어서 논리 보드(2)의 수평동기 펄스가 직접 수평 출력 트랜지스터에 연결되어 수평 편향을 행하였다.In particular, since there is no horizontal oscillation circuit at the horizontal stage, the horizontal synchronizing pulse of the logic board 2 is directly connected to the horizontal output transistor to perform horizontal deflection.

그러므로 모니터는 수평 발진 회로가 없으므로 모니터 전원만 공급되고 논리 보드(2)에서 영상신호가 입력되지 않는 경우에 모니터가 수직 편향만을 행하게 되므로 화면상에 수직 바가 나타나게 된다는 문제점이 생기게된다.Therefore, since the monitor does not have a horizontal oscillation circuit, only the monitor power is supplied and the image signal is not input from the logic board 2, so that the monitor only performs vertical deflection, resulting in a vertical bar on the screen.

본 고안의 목적은 이러한 점에 감안하여, 퍼스날 컴퓨터와 모니터의 전원이 분리되어 있는 경우에 사용자의 부주의로 인해 퍼스날 컴퓨터의 전원단을 오프시켰을때 모니터도 자동적으로 오프되게하기 위한 모니터 전원제어 장치를 제공하는 것이다.In view of this, the object of the present invention is to provide a monitor power control device for automatically turning off the monitor when the power terminal of the personal computer is turned off due to user's carelessness when the power is disconnected from the personal computer and the monitor. To provide.

본 고안의 다른 목적은 논리보드로 부터 모니터에 편향 신호가 입력되지 않는 경우에 모니터로의 전원 공급이 중단되게 하여 모니터의 화면상의 수직 바 현상을 제거시킴으로서 모니터의 수평 발진부가 필요없게 되어 모니터의 경비를 절감시키기 위한 모니터 전원 제어 장치를 제공하는 것이다.Another object of the present invention is to eliminate the need for the horizontal oscillation part of the monitor because the power supply to the monitor is stopped when the deflection signal is not input from the logic board to the monitor, thereby eliminating the need for a horizontal oscillation part of the monitor. To provide a monitor power control device to reduce the cost.

이제 제2도 내지 제4도의 도면을 참도하여 본 고안의 장치에 대해서 상세하게 기술하겠다.The apparatus of the present invention will now be described in detail with reference to the drawings of FIGS. 2 to 4.

제2도는 본 고안의 모니터 전원 자동 차단 장치의 회로 개통도를 도시한 것이다. 이 제2도에 개략적으로 도시한 바와 같이, 전원 공급 장치(1)의 출력측은 제어부(4)의 입력측에 접속되고, 이 제어부(4)의 출력측은 모니터(3)의 전원 입력측에 접속된다. 논리 보드(2)의 출력측의 영상 신호는 제어부(3)과 모니터(4)에 접속된다. 제2도에 도시한 장치내의 제어부(4)의 일예를 도시한 제3도로 부터 할수 있는 바와 같이. 이러한 제어부(4)가 추가됨으로서 퍼스날 컴퓨터의 수평 동기 펄스 입력이 단안정 멀티 바이브레이터(31)의 입력단자(B)에 접속되고, 또한 형 플립플롭(32)의 클럭 단자에도 접속된다.2 is a circuit opening diagram of the automatic monitor power off device of the present invention. As schematically shown in FIG. 2, the output side of the power supply 1 is connected to the input side of the control unit 4, and the output side of the control unit 4 is connected to the power input side of the monitor 3. The video signal on the output side of the logic board 2 is connected to the control unit 3 and the monitor 4. As can be seen from FIG. 3, which shows an example of the controller 4 in the apparatus shown in FIG. By adding such a control part 4, the horizontal synchronizing pulse input of a personal computer is connected to the input terminal B of the monostable multivibrator 31, and is also connected to the clock terminal of the type flip-flop 32. As shown in FIG.

D형 플립플롭(32)의 입력단자(D)는 공급전원(Vcc:에 5V)에 접속되고 클리어 단자 입력은 단안정 멀티 바이브레이터(3l)의 출력(Q)에 접속 된다. 릴레이(Ll)은 PNP트랜지스터(Ql)의 에미터에 접속되고, 이 트랜지스터의 베이스는 D형 플립플롭(32)의 출력단에 접속된다.The input terminal D of the D-type flip-flop 32 is connected to the supply power supply (5 V to Vcc), and the clear terminal input is connected to the output Q of the monostable multivibrator 3l. The relay L l is connected to the emitter of the PNP transistor Q l , the base of which is the output of the D flip-flop 32. Is connected to.

그러므로 퍼스날 컴퓨터의 전원이 들어온 상태에서는 모니터(3)쪽으로 수평동기 펄스가 입력 되므로 단안정 멀티 바이브레이터(31)의 입력단자(B)에 펄스가 입력되어 단안정 멀티 바이브레이터(31)의 출력단자(Q)가 하이(high)로 되고 D형 플립플롭(32)의 입력 클럭 단자에 수평 펄스가 입력되어 D형 플립플롭(32)의 출력단자에 로우(low)로 나타나게 되어 트랜지스터(Ql)이 온 되면 릴레이(Ll)이 셋트로 되어 모니터의 AC 전원이 계속 공급되게 된다.Therefore, when the personal computer is powered on, the horizontal synchronizing pulse is input to the monitor 3, so that a pulse is input to the input terminal B of the monostable multivibrator 31, thereby outputting the output terminal Q of the monostable multivibrator 31. ) Becomes high and a horizontal pulse is input to the input clock terminal of the D-type flip-flop 32 to output the output terminal of the D-type flip-flop 32. When the row is displayed at the (low) the transistor (Q l) is on relay (L l) is to be set is still supplied to the AC power to the monitor.

한편, 퍼스날 컴퓨터의 전원이 오프되면, 단안정 멀티 바이브레이터(31)의 입력단자 B가 계속 로우 상태로 입력되고, 단안정 멀티 바이브레이터(31)의 출력단자(Q)가 로우로 되어, D형 플립플롭(32)의 클리어 단자가 리셋트 되게 입력 된다.On the other hand, when the power supply of the personal computer is turned off, the input terminal B of the monostable multivibrator 31 is continuously input in the low state, and the output terminal Q of the monostable multivibrator 31 is low, and the D-type flip is turned off. The clear terminal of the flop 32 is input to reset.

D형 플립플롭(32)의 출력단자()는 하이로 되어, PNP 트랜지스터( l)의 베이스 입력이 하이로 되고 이 트랜지스터(Ql)이 오프되며 릴레이(L1)이 리셋트 되어 모니터(3)의 AC 전원이 오프되게 한다.Output terminal of D-type flip-flop 32 ) Becomes high and the PNP transistor ( to the base input of the l) high and causes the transistor (Q l) is off and is re-set the relay (L 1) The AC power of the monitor 3 off.

이 제어부(4)의 다른 예를 도시한 제4도를 참조하면, 영상신호를 중 수평동기 펄스 신호가 제어부(4)의 단안정 멀티 바이브레이터(31)의 입력단자에 접속 되는데 입력단자는 접지되고 CLR 단자는 단안정 멀티바이브레이터(31)의 공급전원(Vcc)에 접속된다. 단안정 멀티 바이브레이터(31)의 외부단자(Cext 와 Rext/Cext)에는 콘덴서(C1)과 저항기(Rl)에 의해 적분 회로가 구성된다(전원 Vcc2이용).Referring to FIG. 4 showing another example of the controller 4, a horizontal synchronous pulse signal of the video signal is input to the monostable multivibrator 31 of the controller 4. It is connected to input terminal Is grounded and the CLR terminal is connected to the supply power supply Vcc of the monostable multivibrator 31. Integral circuits are formed on the external terminals Cext and Rext / Cext of the monostable multivibrator 31 by the capacitor C 1 and the resistor R 1 (using the power supply Vcc 2 ).

단안정 멀티 바이브레이터(31)의 출력단자(Q)는 전류 제한용 저항기(R2)를 통해 트랜지스터(Ql)의 베이스에 접속된다.The output terminal Q of the monostable multivibrator 31 is connected to the base of the transistor Q l via a current limiting resistor R 2 .

트랜지스터(Ql)의 에미터는 접지 된다.The emitter of transistor Q l is grounded.

트랜지스터(Ql)의 콜렉터에는 서지 흡수용 다이오드(Dl)의 애노드 단자와 릴레이(Ll)의 입력단자가 접속되고, 릴레이(Ll)의 입력 반대편 단자는 다이오드(Dl)의 캐소드와 접속되어 모니터 공급 전원(Vcc1)에 접속된다.And the input terminal of the anode terminal and the relay (L l) connected to the transistor (Q l) the collector is a diode (D l) for surge absorption, is input opposite terminal of the relay (L l) to the cathode of the diode (D l) It is connected to the monitor supply power supply (Vcc 1 ).

릴레이(Ll)의 한 출력단자는 모니터 공급전원(Vcc1)에 접속되고, 다른 한 단자는 모니터(3)에 접속된다.The relay is connected to a monitor output terminal of the power supply (L l) (1 Vcc), the other terminal is connected to the monitor (3).

이상과 같은 구성에 의하면, 제어부(4)에서 논리 보드(2)의 영상 신호 중 수평동기 펄스 신호를 수신하여 모니터(3)에 전원 공급을 하게 된다.According to the above configuration, the control unit 4 receives the horizontal synchronizing pulse signal among the image signals of the logic board 2 to supply power to the monitor 3.

그러므로 단안정 멀티 바이브레이터(31)의 입력단자에 수평동기 펄스가 입력되면, 단안정 멀티 바이브레이터(31)의 외부단자(Cext와 Rext/Cext)의 콘덴서(C1)과 저항기(Rl)의 시정수를 이용여 멀티 바이브레이터(31)의 출력단자(Q)에서 하이 상태로 나오게 한다. 릴레이(L1)의 입력단자에 흐르는 전류에 의해 릴레이(Ll)의 출력단자에 연결된 모니터(3)의 구동전원(Vcc1)이 모니터(3)에 공급된다.Therefore monostable when the horizontal sync pulse input to the input terminal of the multivibrator 31, the monostable time constant of the capacitor (C 1) and resistor (R l) of external terminals (Cext and Rext / Cext) of the multi-vibrator 31 A number is used to exit the output terminal Q of the multivibrator 31 in a high state. The drive power Vcc 1 of the monitor 3 connected to the output terminal of the relay L 1 is supplied to the monitor 3 by the current flowing through the input terminal of the relay L1.

본 발명의 장치에 의하면, 퍼스날 컴퓨터와 모니터의 전원이 분리되어 있는 경우에, 사용자의 부주의로 인하여 퍼스날 컴퓨터의 전원이 단락 되었을때 모니터도 자동적으로 전원을 단락시키게 된다.According to the apparatus of the present invention, when the power supply of the personal computer and the monitor is separated, the monitor automatically short-circuits the power supply when the power supply of the personal computer is short-circuited due to user's carelessness.

또한 수평동기 펄스 신호룰 사용하여 모니터의 전원 공급을 제어하는 방식으로 논리 보드로 부터 모니터에 편향 신호가 입력되지 않는 경우에 제어부에 의해 모니터에의 전원 공급이 중단되므로 기존 모니터의 화면상의 수직 바 형상이 제거되고, 결국 기존 모니터의 수평 발진부를 제거하게되어 모니터의 경비 절감을 도모할수 있게 된다.In addition, the horizontal power pulse signal is used to control the power supply to the monitor. When the deflection signal is not input from the logic board to the monitor, the power supply to the monitor is interrupted by the control unit. This eliminates and eventually eliminates the horizontal oscillation of the existing monitor, thereby reducing the cost of the monitor.

Claims (3)

전원 공급 장치, 논리 보드 및 모니터로 구성된 모니터 전원 자동 차단 장치에 있어서, 모니터의 전원스위치를 단락 시키는 릴레이(L1), 릴레이(Ll)을 구동시키는 PNP 트랜지스터(Ql), PNP 트랜지스터(Ql)을 온 오프시키는 D형 플립플롭(32)를 클리어 시키는 단안정 멀티 바이브레이터(31)로 구성되는 것을 특징으로 하는 모니터의 전원 제어 장치.In the automatic monitor power off device consisting of a power supply, a logic board and a monitor, a relay (L 1 ) for shorting the power switch of the monitor, a PNP transistor (Q l ) for driving the relay (L l ), and a PNP transistor (Q). 1 ) A power supply control device for a monitor, comprising a monostable multivibrator (31) for clearing a D flip-flop (32) for turning on and off. 제1항에 있어서, 단안정 멀티 바이브레이터(3l)의 한 입력이 논리보드의 수평 동기 펄스를 수신하고, 다른 입력이 접지되며, CLR 단자가 단안정 멀티 바이브레이터 공급 전원 Vcc에/접속되고, 외부단자 Cext와Rext/Cext에 콘덴서(C1)과 저항기(Rl)으로 구성된 시정수 회로가 접속되며, 출력(Q)가 저항기(R2)를 통해 트랜지스터(Ql)의 베이스에 접속되는 것을 특징으로 하는 모니터의 전원 제어 장치.The terminal of claim 1, wherein one input of the monostable multivibrator 3l receives a horizontal sync pulse of the logic board, the other is grounded, the CLR terminal is connected / connected to the monostable multivibrator supply Vcc, and an external terminal. A time constant circuit composed of a capacitor (C 1 ) and a resistor (R l ) is connected to Cext and Rex / Cext, and the output (Q) is connected to the base of the transistor (Q 1 ) through a resistor (R 2 ). Power supply control device for the monitor. 제1항에 있어서, 트랜지스터(Ql)의 콜랙터가 다이오드(Dl)의 에노드와 릴레이(Ll)의 한 입력단자에 접속되고. 에미터가 접지되며, 릴레이(Ll)의 다른 입력단자가 다이오드(D1)의 캐소드에 접속되어 모니터 구동전원(Vcc1)에 접속되고, 릴레이(Ll)의 출력단자가 모니터 구동 전원(Vcc1)에 접속되며 대향 출력단자가 모니터(3)에 연결되는 것을 특징으로 하는 모니터 전원 제어 장치.The collector of claim 1, wherein the collector of transistor Q l is connected to an anode of diode D l and to one input terminal of relay L l . The emitter is grounded, the other input terminal of the relay L l is connected to the cathode of the diode D 1 and connected to the monitor driving power supply Vcc 1 , and the output terminal of the relay L l is connected to the monitor driving power supply Vcc. 1 ) and a counter output terminal connected to the monitor (3).
KR2019870022638U 1987-12-22 1987-12-22 Power control apparatus for monitor KR930001398Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870022638U KR930001398Y1 (en) 1987-12-22 1987-12-22 Power control apparatus for monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870022638U KR930001398Y1 (en) 1987-12-22 1987-12-22 Power control apparatus for monitor

Publications (2)

Publication Number Publication Date
KR890015415U KR890015415U (en) 1989-08-12
KR930001398Y1 true KR930001398Y1 (en) 1993-03-29

Family

ID=19270563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870022638U KR930001398Y1 (en) 1987-12-22 1987-12-22 Power control apparatus for monitor

Country Status (1)

Country Link
KR (1) KR930001398Y1 (en)

Also Published As

Publication number Publication date
KR890015415U (en) 1989-08-12

Similar Documents

Publication Publication Date Title
KR930001398Y1 (en) Power control apparatus for monitor
CA1295698C (en) Start-stop oscillator having fixed starting phase and minimized quiescentpower dissipation
KR900001526Y1 (en) Color acknowledging pattern circuit of color monitor
KR880002128Y1 (en) Synchronizing signal modulating circuit
KR910003475Y1 (en) Ttl video signal monitor test circuit
KR910005816Y1 (en) Self testing circuit
KR890003484B1 (en) Efficiency test circuits for oneself of computer monitor
JP2539371B2 (en) Floppy disk drive
KR910003038Y1 (en) Signal antonatic selection circuit for color monitor
KR900006305Y1 (en) Horizontal and vertical synchronizing signal and field detecting circuit for video signal
KR0113186Y1 (en) Mode select circuit of multi-mode monitor
KR910004604Y1 (en) On-screen compensative circuit of tv
KR930004901Y1 (en) Display stabilizing circuit when change the mode-pattern for monitor
KR910004658Y1 (en) Analog/ttl signal automatic transfer circuit for monitor
KR920000349Y1 (en) Initial power supply circuit of remocon model
KR890004960Y1 (en) Mode switching circuit
KR910004657Y1 (en) Analog/ttl signal automatic distinction circuit for monitor
KR920006878Y1 (en) Auto-vertical centering circuit
KR910003459Y1 (en) Character combining circuit in vtr
KR900008041Y1 (en) Computor monitor self test circuit using width coil
KR920004394B1 (en) Stand-by circuit of monitor using pll
KR900003103Y1 (en) Black level clamping circuit for monitor
KR890004764Y1 (en) Video switching circuit
KR940007166Y1 (en) Input selection circuit for monitor
KR910005340Y1 (en) Power supply stabilization circuit for horizontal deflecting circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19981216

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee