KR910004657Y1 - Analog/ttl signal automatic distinction circuit for monitor - Google Patents

Analog/ttl signal automatic distinction circuit for monitor Download PDF

Info

Publication number
KR910004657Y1
KR910004657Y1 KR2019880005098U KR880005098U KR910004657Y1 KR 910004657 Y1 KR910004657 Y1 KR 910004657Y1 KR 2019880005098 U KR2019880005098 U KR 2019880005098U KR 880005098 U KR880005098 U KR 880005098U KR 910004657 Y1 KR910004657 Y1 KR 910004657Y1
Authority
KR
South Korea
Prior art keywords
output
signal
analog
monitor
pulse
Prior art date
Application number
KR2019880005098U
Other languages
Korean (ko)
Other versions
KR890021561U (en
Inventor
김용희
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880005098U priority Critical patent/KR910004657Y1/en
Publication of KR890021561U publication Critical patent/KR890021561U/en
Application granted granted Critical
Publication of KR910004657Y1 publication Critical patent/KR910004657Y1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.No content.

Description

모니터의 아날로그/티티엘 신호 자동 판별회로Analog / Tield Signal Automatic Identification Circuit of Monitor

제 1 도는 본고안의 실시예 회로도.1 is a circuit diagram of an embodiment of the present invention.

제 2 도는 제 1 도의 전압파형도.2 is a voltage waveform diagram of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 버퍼부 2 : 펄스발생부1: buffer part 2: pulse generator

3 : 구동부 4 : 출력부3: drive unit 4: output unit

R1-R8: 저항 Q1-Q2: 트랜지스터R 1 -R 8 : Resistor Q 1 -Q 2 : Transistor

C1-C3: 콘덴서 MM1: 단안정발진기C 1 -C 3 : Condenser MM 1 : Monostable Oscillator

RY : 계전기RY: Relay

본 고안은 아날로그신호가 출력되는 컴퓨터와 티티엘 신호가 출력되는 컴퓨터에 연결되는 겸용 모니터에 있어서, 입력되는 신호가 아날로그 신호인지 티티엘 신호인지를 자동으로 판별하여 모니터의 아날로그 티티엘 구동회로를 절환, 선택하도록된 아날로그/티티엘 신호 자동 판별회로에 관한 것이다.The present invention is a combined monitor connected to a computer that outputs an analog signal and a computer that outputs a TiTel signal, to automatically determine whether the input signal is an analog signal or a TITEL signal to switch and select the analog TiTel driving circuit of the monitor. It relates to an analog / TI signal automatic discrimination circuit.

종래의 겸용 모니터에서는 아날로그 신호를 출력하는 컴퓨터인지 티티엘 신호를 출력하는 컴퓨터인지를 인지하여 모니터에 부착되어 있는 기계적인 선택 스위치를 수동으로 절환시키도록 되어 있어 선택 스위치를 수동으로 조작해야하는 불편함이 있으며 입력되는 신호와 선택스위치가 일치되지 않으면 화면의 상이 무너지는 현상이 나타날 뿐만아니라 기계적인 선택스위치를 사용함에 따라 제품의 원가 상승인 요인이 되는 등의 문제점이 있었다.In the conventional combined monitor, it is inconvenient to operate the selection switch manually because the mechanical selection switch attached to the monitor is switched manually by recognizing whether it is a computer that outputs an analog signal or a computer that outputs a TI signal. If the input signal and the selector switch do not match, not only the image of the screen collapses, but also the mechanical cost increases due to the use of the mechanical selector switch.

본고안은 이와같은 문제점을 해결하기 위해 컴퓨터와 모니터의 연결단자(IBM 겸용컴퓨터에서는 8번핀)에 아날로그 신호가 출력되는 컴퓨터에서는 접지신호가, 티티엘 신호가 출력되는 컴퓨터에서는 수평동기 신호가 입력되는 것을 이용하여 티티엘 신호가 출력되는 컴퓨터에서 입력되는 수평동기 신호의 듀티사이클(duty cycle)을 크게하고, 이 확장된 펄스를 평활하여 계전기를 작동시킴으로써 모니터내의 아날로그 신호 구동회로와 티티엘신호 구동회로를 자동으로 절환하도록 고안된 것이다.In order to solve this problem, this paper suggests that the ground signal is input from the computer where the analog signal is output to the connection terminal of the computer and the monitor (pin 8 on the IBM combined computer), and the horizontal synchronous signal is input from the computer where the TTI signal is output. By increasing the duty cycle of the horizontal synchronous signal input from the computer where the TTI signal is output, and smoothing the extended pulse, the relay is operated to automatically operate the analog signal driving circuit and the TTI signal driving circuit in the monitor. It is designed to switch.

이하 본고안의 구성 및 작용효과를 상세히 설명하면 다음과 같다.Hereinafter will be described in detail the configuration and effect of the present proposal.

컴퓨터에서 출력되는 수평동기신호 또는 접지신호가 연결단자(CN1)에서 입력되어 버퍼부(1)에 인가되고, 이 버퍼부(1)의 출력인 안정화되어진 신호가 펄스발생부(2)에 인가되며, 이 펄스발생부(2)에서 출력되는 듀티사이클이 큰 펄스신호가 구동부(3)에 인가되고, 이 구동부(3)의 출력이 출력부(4)에 인가되어 모니터에 연결단자(CN2)로 입력되는 아날로그/티티엘 신호가 통상의 모니터의 아날로그 티티엘 구동회로에 인가되게 구성한다.The horizontal synchronous signal or the ground signal output from the computer is input from the connection terminal CN 1 and applied to the buffer unit 1, and the stabilized signal, which is the output of the buffer unit 1, is applied to the pulse generator 2. A pulse signal having a large duty cycle output from the pulse generator 2 is applied to the driver 3, and the output of the driver 3 is applied to the output unit 4 so as to be connected to the monitor terminal CN 2. Analog / TiTel signal input to) is configured to be applied to the analog TiTel driving circuit of a normal monitor.

상기의 구성에서, 버퍼부(1)는 모니터의 연결단자(CN1)로 입력되는 수평동기신호 또는 접지신호가 커플링 콘덴서(C1) 및 바이어스 저항(R1)(R2)을 통해 콜렉터가 저항(R3)을 통해 B전원에 연결된 트랜지스터(TR1)의 베이스에 인가되고, 에미터저항(R4)이 연결된 이 트랜지스터(TR1)의 에미터 출력이 펄스발생부(2)에 인가되게 연결하고, 펄스발생부(2)는 버퍼부(1)의 출력이 단안정발진기(MM1)의 클럭단자(CK)에 인가되고, 펄스폭결정단자(PC1)(PC2)에 펄스폭결정용 저항(R8) 및 콘덴서(C3)가 연결되는 이 단안정발진기(MM1)의 출력(Q)이 구동부(3)에 인가되게 연결하며, 구동부(3)는 펄스발생부(2)의 출력이 바이어스 저항(R7) 및 평활콘덴서(C2)를 통해 트랜지스터(TR2)의 베이스에 인가되고, 에미터에 에미터저항(R6)이 연결되고 콜렉터에 출력저항(R5)이 연결되고 콜렉터 출력저항(R5)이 각각 연결된 이 트랜지스터(TR2)의 콜렉터 출력이 출력부(4)에 인가되게 연결되고 출력부(4)는 구동부(3)의 출력이 일측을 접지에 연결한 계전기(RY) 코일의 타측에 인가되고, 고정접점(a)(b)이 아날로그 구동회로(ADC) 및 티티엘 구동회로(TDC)에 각각 연결되는 이 계전기(RY)의 가동접점(c)에 연결단자(CN2)를 통해 입력되는 아날로그/티티엘 신호가 인가되게 연결된다.In the above configuration, the buffer unit 1 is a horizontal synchronization signal or ground signal input to the monitor terminal CN 1 of the collector via the coupling capacitor (C 1 ) and the bias resistor (R 1 ) (R 2 ) Is applied to the base of the transistor TR 1 connected to the B power supply via the resistor R 3 , and the emitter output of this transistor TR 1 to which the emitter resistor R 4 is connected is supplied to the pulse generator 2. The pulse generator 2 is applied to the clock terminal CK of the monostable oscillator MM 1 , and to the pulse width determining terminal PC 1 (PC 2 ). The output Q of this monostable oscillator MM 1 , to which the pulse width determining resistor R 8 and the capacitor C 3 are connected, is connected to the driving unit 3, and the driving unit 3 is a pulse generating unit. The output of (2) is applied to the base of the transistor TR 2 via the bias resistor R 7 and the smoothing capacitor C 2 , the emitter resistor R 6 is connected to the emitter, and the output resistor ( R 5) Connected and the collector output resistor (R 5) are each attached with the collector output of the transistor (TR 2) is connected to be applied to the output unit 4, an output section 4 connected to the ground side output of the drive unit 3 One relay RY is applied to the other side of the coil, and the fixed contact points a and b are connected to the movable contact c of the relay RY, respectively connected to the analog drive circuit ADC and the TTI drive circuit TDC. The analog / TI signal input through the connection terminal CN 2 is connected to be applied.

이와같이 구성되는 본고안에 있어서, 컴퓨터에서 아날로그 신호가 출력될 경우, 연결단자(CN1)에는 접지전위가 입력되어 버퍼부(1)에 인가됨에 따라 버퍼부(1)내의 트랜지스터(TR1)는 "오프"되고, 이에 따라 버퍼부(1)의 출력은 "로우" 레벨이 되며, 이 "로우"레벨 출력이 펄스 발생부(2)내의 단안정발진기(MM1)의 클럭단자(CK)에 인가되는데, 이 단안정발진기(MM1)는 클럭단자(CK)에 정극성펄스가 입력될때마다 펄스폭결정용 저항(R8) 및 콘덴서(C3)에 의해 설정된 펄스폭으로 출력단자(Q)에서 구형파가 하나씩 출력되도록 되어있어, "로우" 레벨이 클럭단자(CK)에 인가되면 이 단안정발진기(MM1)가 동작을 하지 않게 되어 출력단자(Q)에서는 "로우" 레벨이 출력된다. 이 "로우" 레벨신호가 구동부(3)에서 인가되어 구동부(3)내의 트랜지스터(TR2)는 "오프"되고, 이에 따라 B+전원이 출력저항(R5)을 통해 출력부(4)에 인가되어 계전기(RY)의 코일에 전류가 흐르게 됨으로써 가동접점(c)이 고정접점(a)에서 고정접점(b)으로 절환된다. 따라서 연결단자(CN2)로 입력되는 아날로그 신호가 계전기(RY)의 접점(c)(b)을 통해 통상의 아날로그 구동회로(ADC)에 인가된다.In the present invention configured as described above, when an analog signal is output from the computer, the ground potential is input to the connection terminal CN 1 and applied to the buffer unit 1, so that the transistor TR 1 in the buffer unit 1 is " Off ", whereby the output of the buffer unit 1 is at the" low "level, and this" low "level output is applied to the clock terminal CK of the monostable oscillator MM 1 in the pulse generator 2. The monostable oscillator MM 1 outputs the output terminal Q at a pulse width set by the pulse width determining resistor R 8 and the capacitor C 3 whenever a positive pulse is input to the clock terminal CK. Since the square waves are output one by one, when the "low" level is applied to the clock terminal CK, the monostable oscillator MM 1 does not operate, and the "low" level is output from the output terminal Q. A transistor (TR 2), the output unit 4 via the B + supply, the output resistance (R 5) thus being "off", in the "low" level signal is applied from the drive unit 3 drive unit 3 When the current flows through the coil of the relay RY, the movable contact c is switched from the fixed contact a to the fixed contact b. Therefore, the analog signal input to the connection terminal CN 2 is applied to the normal analog driving circuit ADC through the contacts c and b of the relay RY.

한편, 컴퓨터에서 티티엘 신호가 출력될 경우에는, 연결단자(N1)에는 수평동기신호가 입력되어 버퍼부(1)에 인가되고, 버퍼부(1)에 인가된 수평동기신호가 커플링콘덴서(C1) 및 바이어스 저항(R1)(R2)을 통해 트랜지스터(TR1)의 베이스에 인가됨에 따라 트랜지스터(TR1)가 구동되어 에미터출력이 제 2a 도와 같은 수평동기신호와 동일파형의 안정된 펄스신호가 출력되어 펄스발생부(2)에 인가된다. 이 정극성 펄스신호가 펄스발생부(2)내의 단안정발진기(MM1)의 클럭단자(CK)에 하나씩 인가될 때마다 단안정 발진기(MM1)이 출력(Q)에서는 저항(R8) 및 콘덴서(C3)에 의해 설정되는 펄스폭을 갖는 구형파 신호가 하나씩 출력되어 제 2b 도와 같은 신호가 된다. 이와같이 수평동기신호에 의해 듀리사이클의 큰 구형파신호를 발생시켜 구동부(3)에 인가하면, 구동부(3)내의 저항(R7)과 콘덴서(C2)에 의해 펄스신호가 평활되고, 이 평활된 신호가 트랜지스터(TR2)의 베이스에 인가되어 이 트랜지스터(TR2)를 도통시키게 되는데 트랜지스터(TR2)의 에미터에 연결된 에미터저항(R6)의 저항값이 출력저항(R5)의 저항값보다 매우 작게 설정되어 트랜지스터(TR2)의 에미터 출력은 접지전위에 가까운 "로우" 레벨전압이 출력된다. 구동부(3)에서 출력되는 이 "로우" 레벨전압이 출력부(4)내의 계전기(RY)코일에 인가되면 계전기(RY)가 작동하지 못하게 되어 가동접점(c)이 고정접점(b)에서 고정접점(a)의 초기생태로 되돌아오게 됨으로써 연결단자(CN2)로 입력되는 티티엘 신호가 계전기(RY)의 접점(c)(a)을 통해 통상의 티티엘 구동회로(TDC)에 인가되게 된다.On the other hand, when the TTI signal is output from the computer, a horizontal synchronization signal is input to the connection terminal N 1 and applied to the buffer unit 1, and the horizontal synchronization signal applied to the buffer unit 1 is coupled to the coupling capacitor ( C 1) and a bias resistor (R 1) (the transistor (TR 1) driven as R 2) is applied to the base of the transistor (TR 1) via an emitter output of the 2a horizontal synchronizing signal and the same waveform as help The stable pulse signal is output and applied to the pulse generator 2. The positive polarity pulse signal is in the monostable oscillator (MM 1) clock terminal monostable oscillator (MM 1), the output (Q) each time it is applied, one at (CK) of in a pulse-generating unit (2) resistance (R 8) And square wave signals having a pulse width set by the condenser C 3 , are output one by one to become the same signal as that of the second diagram. When a large square wave signal having a duty cycle is generated and applied to the driving unit 3 in this manner, the pulse signal is smoothed by the resistor R 7 and the condenser C 2 in the driving unit 3. the signal of the transistor (TR 2) in the there is thereby conducting the transistor (TR 2) is applied to the base transistor (TR 2) the emitter resistor (R 6) and the resistance value output resistance (R 5) of the connected to the emitter of the The emitter output of transistor TR 2 is set to be much smaller than the resistance value so that a "low" level voltage close to ground potential is output. When this " low " level voltage output from the drive unit 3 is applied to the relay RY coil in the output unit 4, the relay RY does not operate so that the movable contact c is fixed at the fixed contact b. By returning to the initial ecology of the contact point (a), the Ti-Tel signal input to the connection terminal (CN 2 ) is applied to the normal Ti-Tel driving circuit (TDC) through the contact (c) (a) of the relay (RY).

이와같이 본 고안은 컴퓨터의 출력신호 방식에 따라 하나의 연결단자(CN1)에 수평동기신호 또는 접지신호가 각각 입력됨을 이용하여, 컴퓨터에서 티티엘 신호가 출력될 경우에 연결단자(CN1)에 입력되는 수평동기신호를 듀티사이클이 큰 펄스신호로 만들어 이 펄스신호에 의해 계전기(RY)를 "온, 오프" 시킴으로써 컴퓨터에서 출력되는 아날로그/티티엘신호에 따라 아날로그/티티엘 구동회로가 자동절환되게 한것으로서, 기계적 선택 스위치를 수동으로 조작할 필요가 없어 사용이 간편하고, 선택스위치를 절환시에 발생하는 화면의 상이 무너지는 현상을 방지할 수 있으며, 기계적 스위치를 사용할 필요가 없어 제품의 원가가 절감되는 등의 잇점을 가지는 유용한 고안이다.As described above, the present invention uses horizontal synchronization signals or ground signals to be input to one connection terminal CN 1 according to the output signal method of the computer, and when the TTI signal is output from the computer, the connection terminal CN 1 is inputted. By converting the horizontal synchronous signal into a pulse signal with a large duty cycle, the relay RY is turned on and off according to the pulse signal so that the analog / tiel driving circuit is automatically switched according to the analog / tiel signal output from the computer. It is easy to use because there is no need to operate the mechanical selection switch manually, and it is possible to prevent the collapse of the screen that occurs when the selection switch is switched, and the cost of the product is reduced because there is no need to use the mechanical switch. It is a useful design with the advantages such as.

Claims (2)

모니터의 연결단자(CN1)를 통해 입력되는 수평동기신호 또는 접지신호를 안정화시키는 버퍼부(1), 이 버퍼부(1)의 출력이 정극성 펄스일 경우에 듀티사이클이 큰 구형파신호를 발생시키도록된 펄스발생부(2), 이 펄스발생부(2)의 출력을 평활하고, 이 평활전압에 의해 스위칭 제어되는 구동부(3), 이 구동부(3)의 출력에 의해 모니터로 입력되는 아날로그 또는 티티엘신호를 통상의 아날로그 또는 티티엘 구동회로(ADC)(TDC)에 선택적으로 인가시키는 출력부(4)로 구성됨을 특징으로 하는 모니터의 아날로그/티티엘신호 자동판별회로.A buffer unit 1 for stabilizing a horizontal synchronizing signal or a ground signal input through the monitor terminal CN 1 , and a square wave signal having a large duty cycle when the output of the buffer unit 1 is a positive pulse. The pulse generator 2 to be made to be made, the output of this pulse generator 2 is smoothed, and the drive part 3 which is switched-controlled by this smoothing voltage, and the analog input to the monitor by the output of this drive part 3 is made. Or an output unit (4) for selectively applying a TTI signal to a conventional analog or TDC drive circuit (ADC) (TDC). 제 1 항에 있어서, 펄스발생부(2)가 단안정발진기(MM1)로 구성됨을 특징으로하는 모니터의 아날로그/티티엘신호 자동판별회로.The automatic discrimination circuit according to claim 1, characterized in that the pulse generator (2) consists of a monostable oscillator (MM 1 ).
KR2019880005098U 1988-04-08 1988-04-08 Analog/ttl signal automatic distinction circuit for monitor KR910004657Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880005098U KR910004657Y1 (en) 1988-04-08 1988-04-08 Analog/ttl signal automatic distinction circuit for monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880005098U KR910004657Y1 (en) 1988-04-08 1988-04-08 Analog/ttl signal automatic distinction circuit for monitor

Publications (2)

Publication Number Publication Date
KR890021561U KR890021561U (en) 1989-11-02
KR910004657Y1 true KR910004657Y1 (en) 1991-07-01

Family

ID=19274101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880005098U KR910004657Y1 (en) 1988-04-08 1988-04-08 Analog/ttl signal automatic distinction circuit for monitor

Country Status (1)

Country Link
KR (1) KR910004657Y1 (en)

Also Published As

Publication number Publication date
KR890021561U (en) 1989-11-02

Similar Documents

Publication Publication Date Title
US3916224A (en) Transistor switching regulator control utilizing charging of bootstrap circuit to provide ramp-up
KR910004657Y1 (en) Analog/ttl signal automatic distinction circuit for monitor
KR850008594A (en) Equipment for video signal processing
US4890043A (en) Arrangement for generating a sawtooth current
KR890000709Y1 (en) Teletext/computer signal automatic modulating circuit
JPS6036607B2 (en) capacitive keyboard
KR880002128Y1 (en) Synchronizing signal modulating circuit
KR950006309Y1 (en) Change circuit of vertical & horizontal mode
KR910005807Y1 (en) Video camera receiving circuit
KR900009572Y1 (en) Oscilliation frequency automatic control circuit
JPS5915147Y2 (en) Malfunction prevention device for digital frequency display device with built-in clock
KR0113186Y1 (en) Mode select circuit of multi-mode monitor
KR200204163Y1 (en) Vertical launching circuit for display device
KR890003588Y1 (en) Timer mode changing circuit of vtr
KR890004960Y1 (en) Mode switching circuit
KR960012693B1 (en) Ntsc/pal signal discriminating circuit using color signal
JP2520928Y2 (en) Sampling pulse output controller
KR840001336Y1 (en) Trigger circuit for record state control in video cameta
KR200156173Y1 (en) Reset signal stabilizing circuit using schumit trigger
JP2573573B2 (en) Plasma display
KR910007378Y1 (en) Input power (b+) connecting circuit of double synchronizing signal
KR900000330B1 (en) Initial channel circuits of television
KR890001339Y1 (en) Horizental york in put circuit for a monitor
JPS584269Y2 (en) Channel selection device
KR870003013Y1 (en) Mono-multivibrator without bias voltage

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970624

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee