KR950006309Y1 - Change circuit of vertical & horizontal mode - Google Patents
Change circuit of vertical & horizontal mode Download PDFInfo
- Publication number
- KR950006309Y1 KR950006309Y1 KR2019900020629U KR900020629U KR950006309Y1 KR 950006309 Y1 KR950006309 Y1 KR 950006309Y1 KR 2019900020629 U KR2019900020629 U KR 2019900020629U KR 900020629 U KR900020629 U KR 900020629U KR 950006309 Y1 KR950006309 Y1 KR 950006309Y1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- vertical
- transistor
- resistor
- monostable multivibrator
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제 2 도는 본 고안의 동기모드시 수평, 수직 주파수 및 레벨표시도.2 is a horizontal, vertical frequency and level display in the synchronous mode of the present invention.
제 3 도는 본 고안의 입력 모드에 따른 단안정 멀티바이브레이터 출력파형도.3 is a monostable multivibrator output waveform diagram according to the input mode of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 수평 동기회로 2 : 단안정멀티바이브레이터1: horizontal synchronizing circuit 2: monostable multivibrator
3 : 수평홀드 및 위상변환회로 4 : 수직동기회로3: horizontal hold and phase shift circuit 4: vertical synchronous circuit
5 : 수직사이즈 및 직진성변환회로5: Vertical size and linearity conversion circuit
TR1-TR4: 트랜지스터 VR : 가변저항TR 1 -TR 4 : Transistor VR: Variable resistor
R1-R6: 저항 C1-C2: 콘덴서R 1 -R 6 : Resistor C 1 -C 2 : Capacitor
본 고안은 컴퓨터로 부터 출력되는 수직 및 수평주파수가 변할 경우 단안정멀티바이브레이터를 사용하여 수직, 수평 주파수의 크기를 자동절환케 함으로서 주파수가 서로 다른 컴퓨터와 모니터일 경우 화면폭이 자동 조절되도록 하는 수직 및 수평모드 절환회로에 관한 것이다.The present invention uses a monostable multivibrator to automatically switch the size of the vertical and horizontal frequencies when the vertical and horizontal frequencies output from the computer change, so that the screen width is automatically adjusted in the case of computers and monitors with different frequencies. And a horizontal mode switching circuit.
일반적으로 컴퓨터는 기종에 따라 수직 및 수평 주파수 출력이 서로 다르며 이러한 주파수가 모니터로 공급될 경우 모니터의 구동 주파수와는 차이가 발생하게 되며 이로인해 안정된 화상을 제공 할수 없게 된다.In general, computers have different vertical and horizontal frequency outputs depending on the model, and when these frequencies are supplied to the monitor, a difference occurs with the driving frequency of the monitor, which makes it impossible to provide a stable image.
따라서 종래에는 모니터 외부에 주파수 절환스위치 및 볼륨을 설치하여 주파수가 변화될 때마다 수동 조작함으로서 사용자의 번거로움이 수반되고 정밀성 결여로 인해 컴퓨터의 신뢰성이 저하되는 문제점이 야기되었던 것이다.Therefore, in the related art, a frequency switching switch and a volume are installed outside the monitor, and manual operation is performed whenever the frequency is changed, thereby causing inconvenience to the user and deteriorating reliability of the computer due to lack of precision.
그러므로 본 고안은 상기와 같은 문제점을 해결하고자 안출된 것으로 단안정멀티바이브레이터를 사용하여 입력되는 수평주파수에 따라 단안정멀티바이브레이터의 출력이 변화되어 모드를 자동 선택 절환되는 수직 및 수평모드 절환회로를 제공하는데 본 고안의 목적이 있는 것이다.Therefore, the present invention has been made to solve the above problems, and provides a vertical and horizontal mode switching circuit in which the output of the monostable multivibrator is changed according to the horizontal frequency inputted using the monostable multivibrator to automatically select the mode. This is the purpose of the present invention.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.Hereinafter, described in detail by the accompanying drawings as follows.
제 1 도에 도시된 바와 같이 가변저항(VR1)(VR2)과 콘덴서(C1)(C2) 및 저항(R1)(R2)을 접속한 단안정멀티바이브레이터(2)의 입력단(I1)에 수평동기회로(1)의 출력신호를 인가하고 트랜지스터(TR1) 베이스단은 저항(R3)과 다이오드(D1)를 통하여 단안정멀티바이브레이터(2) 출력단(Q1)에 접속하되 이의 콜렉터측은 저항(R4)을 거쳐 트랜지스터(TR2)베이스에 연결되어 수평홀드 및 위상변환회로(3)에 연결된다.As shown in FIG. 1 , the input terminal of the monostable multivibrator 2 connected with the variable resistor VR 1 , VR 2 , a capacitor C 1 , C 2 , and a resistor R 1 , R 2 . The output signal of the horizontal synchronizing circuit 1 is applied to (I 1 ), and the transistor TR 1 base terminal is provided through the resistor R 3 and the diode D 1 to the monostable multivibrator 2 output terminal Q 1 . The collector side thereof is connected to the base of the transistor TR 2 via a resistor R 4 and connected to the horizontal hold and phase conversion circuit 3.
또한 수직 모드 동작은 트랜지스터(TR3)의 베이스단은 저항(R5)과 다이오드(D2)를 통하여 단안정멀티바이브레이터(2) 출력단에 접속되고 나서 저항(R6)을 통해 트랜지스터(TR4)를 경유하여 수직사이즈 및 직진성회로(5)를 연결하여서된 수직 수평 모드 절환회로인 것이다.In addition, in the vertical mode operation, the base terminal of the transistor TR 3 is connected to the monostable multivibrator 2 output terminal through the resistor R 5 and the diode D 2 , and then the transistor TR 4 through the resistor R 6 . It is a vertical horizontal mode switching circuit by connecting the vertical size and the linearity circuit (5) via).
상기와 같은 구성으로 이루어진 본 고안의 작용효과를 설명하면 다음과 같다.Referring to the effect of the present invention made of the configuration as described above are as follows.
본 고안은 모드가 변할 때 수직사이즈, 수직직진성 수평홀드 및 수평위상을 조정토록 되어 있으며 비디오그래픽어댑터(VGA)의 수직라인 모드는 수평/수직 동기 극성에 따라 결정된다.The present invention allows the vertical size, vertical straightness horizontal hold and horizontal phase to be adjusted when the mode is changed. The vertical line mode of the video graphic adapter (VGA) is determined by the horizontal / vertical sync polarity.
즉 VGA 모드 제어 신호는 동기신호의 극성을 이용하여 만들어지나, VGA와 VGA프러스(VGA) 및 8514/A의 모드 선택은 수평동기신호의 주기를 이용해 절환시키도록 되어 있다.That is, the VGA mode control signal is made using the polarity of the synchronization signal, but the mode selection of the VGA, the VGA furious (VGA), and the 8514 / A is switched using the period of the horizontal synchronization signal.
따라서 제 2 도에 도시된 바와같이 VGA와 VGA프러스 또는 8514/A선택은 VGA수평주파수 31.47KHZ와 VGA프러스의 낮은 수평 주파수 35.16KHZ의 중간 주파수인 33KHZ를 기준으로 구분하고 모든 선택 조정 저항인 가변저항(VR1)과 발진 시정콘덴서(C1)로서 단안정멀티바이브레이터(2)펄스가 33KHZ시에 스위칭되게 조정 하면 단안정멀티바이브레이터(2) 출력은 31.47KHZ VGA 시에는 "로우" 그리고 35.1KHZ 이상이 VGA프러스 및 8514/A 모드시에는 "하이"상태가 되므로 이를 이용하여 모드 선택을 절환한다.Thus, as shown in Figure 2, the VGA and VGA chorus or 8514 / A selections are based on the VGA horizontal frequency of 31.47KHZ and the low horizontal frequency of VGA. When the monostable multivibrator (2) pulse is controlled to switch at 33KHZ as (VR 1 ) and oscillation visibility capacitor (C 1 ), the monostable multivibrator (2) output is "low" at 31.47KHZ VGA and more than 35.1KHZ. In this VGA frus and 8514 / A mode, the "high" state is used to switch the mode selection.
즉, 수평주파수가 33KHZ 이하인 VGA경우는 수평동기회로(1)의 수평주기는 제 3a 도와 같이 멀티바이브레이터(2)의 I1에 입력되며, 이때 단안정멀티바이브레이터(2)의 Q1출력은 제 3d 도와 같이 "로우"이므로 트랜지스터(TR1)는 턴온상태가 됨과 동시에 트랜지스터(TR2)를 구동시킴으로서 수평홀드 및 위상변환회로(3)에 의해 수평홀드와 위상이 절환된다.That is, in the case of VGA having a horizontal frequency of 33 KHZ or less, the horizontal period of the horizontal synchronization circuit 1 is input to I 1 of the multivibrator 2 as shown in the 3a diagram, wherein the Q 1 output of the monostable multivibrator 2 is As the 3d diagram is " low ", the transistor TR 1 is turned on and the transistor TR 2 is driven to switch the horizontal hold and phase by the horizontal hold and phase conversion circuit 3.
또한 VGA프러스 및 8514/1(33KHZ 이상인 경우)일 때 단안정멀티바이브레이터(2)의 출력(Q1)은 제 3f 도와 같이 "하이"가 되어 트랜지스터(TR1)는 오프상태가 됨에 따라 트랜지스터(TR2) 역시 차단되어져 수평홀드 및 위상변환회로(3)에 "하이"레벨의 걸려 수평홀드와 수평위상을 동작 시키게 되는 것이다.In addition, the output Q 1 of the monostable multivibrator 2 becomes “high” as in the 3f diagram and the transistor TR 1 is turned off in the case of the VGA frus and 8514/1 (when 33 KHZ or more). TR 2 ) is also cut off so that the horizontal hold and phase shift circuit 3 are engaged with the "high" level to operate the horizontal hold and the horizontal phase.
한편 8515/A모드시의 수직사이즈변환은 상기 동작 원리와 같이 수직주기가 77HZ이상일 경우 단안정멀티바이브레이터(2)의 출력은(Q2) "하이"상태가 되어 트랜지스터(TR3)은 오프상태가 됨으로서 결국 트랜지스터(TR4)를 동작시켜 수직사이즈 및 직진성회로(5)에 의해 수직 사이즈가 늘어나게 되는 것이다.The vertical size conversion at the time of 8515 / A mode is a case where the vertical period 77HZ or more monostable output of multivibrator 2 is (Q 2), "high" state, such as the operation principle transistor (TR 3) is turned off In the end, the transistor TR 4 is operated to increase the vertical size by the vertical size and the linearity circuit 5.
이상에서 상술한 바와 같이 작용하는 본 고안은 단안정멀티바이브레이터(2)를 사용하고 수평동기신호의 주기를 이용하여 모드를 자동절환되도록 함으로서 컴퓨터로 부터 출력되는 수평 및 수직 주파수가 다를 경우에도 항상 안정된 화상을 제공할 수 있는 것이다.The present invention, which operates as described above, is always stable even when the horizontal and vertical frequencies output from the computer are different by using the monostable multivibrator 2 and automatically switching modes using the period of the horizontal synchronization signal. It can provide an image.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900020629U KR950006309Y1 (en) | 1990-12-22 | 1990-12-22 | Change circuit of vertical & horizontal mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900020629U KR950006309Y1 (en) | 1990-12-22 | 1990-12-22 | Change circuit of vertical & horizontal mode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920013126U KR920013126U (en) | 1992-07-27 |
| KR950006309Y1 true KR950006309Y1 (en) | 1995-08-05 |
Family
ID=19307548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019900020629U KR950006309Y1 (en) | 1990-12-22 | 1990-12-22 | Change circuit of vertical & horizontal mode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950006309Y1 (en) |
-
1990
- 1990-12-22 KR KR2019900020629U patent/KR950006309Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920013126U (en) | 1992-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950006309Y1 (en) | Change circuit of vertical & horizontal mode | |
| US4837621A (en) | Mode discriminator for monitor | |
| JPH07334141A (en) | Multiscan display device | |
| KR910003459Y1 (en) | Character combining circuit in vtr | |
| KR910004657Y1 (en) | Analog/ttl signal automatic distinction circuit for monitor | |
| KR950001174B1 (en) | Auto-cutout circuit of input signal | |
| JPS63214791A (en) | Controller for multiscan crt display device | |
| KR100277041B1 (en) | Mode search device | |
| KR0113186Y1 (en) | Mode select circuit of multi-mode monitor | |
| US4701753A (en) | Video display terminal with multi frequency dot clock | |
| KR900006303Y1 (en) | Monitor picture having circuit | |
| KR880002128Y1 (en) | Synchronizing signal modulating circuit | |
| KR900009572Y1 (en) | Oscilliation frequency automatic control circuit | |
| KR900005312Y1 (en) | Horizontal and vertical synchronizing signal surveying circuit | |
| KR0160787B1 (en) | Low dissipation power circuit in monitor | |
| KR100341705B1 (en) | Method, device, control circuit for power synchronization | |
| KR100191163B1 (en) | Synchronism detecting circuit | |
| KR940005441B1 (en) | Monitor for vga | |
| JP2568075Y2 (en) | On-screen display control device | |
| JPH0434555Y2 (en) | ||
| KR100277025B1 (en) | Mode search method and device of monitor | |
| KR960005488Y1 (en) | Frequency converting apparatus | |
| KR900007327Y1 (en) | Double scam screen displayer | |
| KR910005334Y1 (en) | Pga mode vertical size control circuit for color monitor | |
| KR0140373B1 (en) | Automatic frequency oscillation controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19990731 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |