KR940005441B1 - Monitor for vga - Google Patents

Monitor for vga Download PDF

Info

Publication number
KR940005441B1
KR940005441B1 KR1019910025993A KR910025993A KR940005441B1 KR 940005441 B1 KR940005441 B1 KR 940005441B1 KR 1019910025993 A KR1019910025993 A KR 1019910025993A KR 910025993 A KR910025993 A KR 910025993A KR 940005441 B1 KR940005441 B1 KR 940005441B1
Authority
KR
South Korea
Prior art keywords
vertical
horizontal
mode
signal
monitor
Prior art date
Application number
KR1019910025993A
Other languages
Korean (ko)
Other versions
KR930013975A (en
Inventor
강주성
Original Assignee
현대전자산업 주식회사
정몽한
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽한 filed Critical 현대전자산업 주식회사
Priority to KR1019910025993A priority Critical patent/KR940005441B1/en
Priority to JP4344481A priority patent/JPH0683279A/en
Publication of KR930013975A publication Critical patent/KR930013975A/en
Application granted granted Critical
Publication of KR940005441B1 publication Critical patent/KR940005441B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Details Of Television Scanning (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Synchronizing For Television (AREA)

Abstract

The device consists of an input part (10) for processing synchronizing signals, horizontal/vertical buffer (20) for buffering a horizontal synchronization of synchronizing signals, a horizontal/vertical mode selectors (103)(203), a switching control part (106) for switching the horizontal/vertical signal, a vertical control part (204) for controlling the amplitude of it, a horizontal/vertical circuit parts (107)(207) for outputting the horizontal/vertical signals, a horizontal/vertical deflection part (111)(211) for deflecting the horizontal/vertical signal, a deflection yoke (60) for displaying the deflection signal to control the screen size.

Description

VGA 풀페이지 모니터VGA full-page monitor

제1도는 종래의 구성을 보인 블럭도.1 is a block diagram showing a conventional configuration.

제2도는 본 발명의 회로 블럭도.2 is a circuit block diagram of the present invention.

제3도는 본 발명의 수평신호 타이밍도.3 is a horizontal signal timing diagram of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10 : 동기신호 입력부 20 : 버퍼10: synchronization signal input unit 20: buffer

103, 203 : 모드 셀렉터 106, 204 : 콘트롤부103, 203: mode selector 106, 204: control unit

107, 207 : 수평/수직 처리부 111, 121 : 편향부107, 207: horizontal / vertical processing section 111, 121: deflection section

60 : 편향요크 70 : 디스플레이60: deflection yoke 70: display

본 발명은 CRT 모니터에 관한 것으로, 특히 VGA 비디오 카드를 이용한 VGA 풀페이지모니터에 관한 것이다.The present invention relates to a CRT monitor, and more particularly to a VGA full page monitor using a VGA video card.

종래의 풀페이지모니터(Full Page Monitor)는 주로 모니터와 이 모니터에서 사용하는 전용 비디오 카드를 단일 패키지로 하여 구성되었다.Conventional full page monitors consist mainly of a monitor and a dedicated video card used in this monitor in a single package.

따라서, 사용자는 모니터만 필요하거나 또는 비디오 카드만을 필요로 할때 별도로 구입할 수 없는 폐단이 있었다.Thus, users have a need to purchase a monitor or only a video card when they need to buy separately.

그러므로, 사용자는 모니터만 필요하여 구입시 어쩔수 없이 비도오 카드도 함께 구입하여야만 하거나, 반대로 비디오 카드만 필요하여 구입시 모니터도 함께 구입하여야만 하기 때문에 가격이 비싸지므로 제품구입에 매우 부담이 되는 문제가 있었다.Therefore, a user needs only a monitor and must buy a video card at the time of purchase, or a video card and a monitor at the time of purchase. .

따라서, 본 발명은 상기한 종래의 제반 문제점들을 해결하기 위하여 안출한 것으로, 본 발명의 목적은 VGA 비디오카드를 이용하여 수평주파수 31.5KHz 모드에서는 랜드스케이프(Landscape) 모드에서 동작하고, 수평주파수 35.4KHz 모드에서는 풀 페이지 모드로 동작하게 함으로써 저가의 VGA 풀페이지 모니터를 제공함에 있다.Accordingly, the present invention has been made to solve the above-mentioned general problems, the object of the present invention is to operate in the landscape mode (Landscape) in the horizontal frequency 31.5KHz mode using a VGA video card, the horizontal frequency 35.4KHz Mode provides a low cost VGA full page monitor by allowing it to operate in full page mode.

상기한 본 발명의 목적을 달성하기 위한 기술적 구성은, CRT 모니터의 동기신호를 입력받아 처리하는 동기신호 입력부와, 상기 동기신호중 수평동기와 수직동기를 버퍼링 해주는 수평/수직 버퍼와, 상기 수평/수직 신호의 모드를 선택해주는 수평/수직 모드 셀렉터와, 상기 수평/수직 모드 선택신호를 스위칭시켜주고 크기를 제어해주는 스위칭콘트롤부 및 수직크기콘트롤부와, 상기 수평/수직 신호를 구동시켜 출력시켜주는 수평/수직 회로부와 상기 수평/수직 신호를 편향시켜주는 수평/수직 편향부와, 상기 편향신호를 받아 디스플레이 시켜주는 편향요크를 구비하여 모드선택에 따라 화면의 크기를 조절할 수 있도록 한것을 특징으로 한다.The technical configuration for achieving the object of the present invention is a synchronization signal input unit for receiving and processing the synchronization signal of the CRT monitor, a horizontal / vertical buffer for buffering the horizontal synchronization and vertical synchronization of the synchronization signal, and the horizontal / vertical A horizontal / vertical mode selector for selecting a signal mode, a switching controller and a vertical size control unit for switching the horizontal / vertical mode selection signal and controlling a magnitude, and a horizontal for driving and outputting the horizontal / vertical signal / Vertical circuit portion and the horizontal / vertical deflection portion for deflecting the horizontal / vertical signal, and a deflection yoke for receiving and displaying the deflection signal, characterized in that to adjust the size of the screen according to the mode selection.

여기에서, 상기 수평모드 셀렉터는 31.5KHz 신호와 35.4KHz를 선택적으로 셀렉트하도록 하는것이 바람직하다.Here, it is preferable that the horizontal mode selector selectively select the 31.5 KHz signal and the 35.4 KHz.

그리고, 상기 수직모드 셀렉터에는 350 수직라인을 조정하는 제1가변저항과, 400,480,600 수직라인을 조정하는 제2 내지 제4 가변저항을 연결하여 각각의 모드에 따른 수직라인을 선택하도록 하는 것이 효과적이다.In addition, it is effective to select the vertical line according to each mode by connecting the first variable resistor to adjust the 350 vertical lines and the second to fourth variable resistors to adjust the 400, 480, 600 vertical lines to the vertical mode selector.

또한, 상기 모드선택에 따라 랜드스케이프 모드에서는 제1모드 내지 제3모드로 선택되어 노말타입 모니터로 동작하고, 풀 페이지 모드에서는 제4모드로 선택되어 전모니터 출력이 가능하도록 하는 것이 유익하다.In addition, according to the mode selection, it is advantageous to select the first mode to the third mode in the landscape mode to operate as a normal type monitor, and to select the fourth mode in the full page mode to enable full monitor output.

이하 첨부된 도면에 의하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명의 시스템 블럭구성도이다.1 is a system block diagram of the present invention.

동기신호를 입력받는 동기신호 입력부(10)와, 상기 동기신호 입력부(10)로 부터 수평동기신호(101)와 수직동기신호(201)를 입력받아 버퍼(20)로 구성되며, 상기 버퍼(20)는 수평버퍼(102)와 수직 버퍼(202)로 구성된다.A synchronization signal input unit 10 for receiving a synchronization signal and a horizontal synchronization signal 101 and a vertical synchronization signal 201 are input from the synchronization signal input unit 10 and are configured as a buffer 20. ) Consists of a horizontal buffer 102 and a vertical buffer 202.

상기 버퍼(20)에는 수평모드셀렉터(103)와 수평처리부(107), 수직모드셀렉터(203)와 수직처리부(207)가 연결되고 상기 수평모드 셀렉터(103)에는 31.5KHz VGA신호(104)와 35.4KHz 풀페이지신호(105)를 입력받는 스위치 콘트롤부(106)가 연결되어 상기 수평처리부(107)의 수평드라이브부(109)에 접속되고, 상기 수직모드셀렉터(203)에는 제1 내지 제4가변저항(VR1-VR4)을 통해 수직크기 콘트롤부(204)를 연결하여 상기 수직처리부(207)의 수직드라이브부(209)에 접속된다.A horizontal mode selector 103, a horizontal processing unit 107, a vertical mode selector 203, and a vertical processing unit 207 are connected to the buffer 20, and the 31.5 KHz VGA signal 104 is connected to the horizontal mode selector 103. A switch control unit 106 for receiving a 35.4 kHz full page signal 105 is connected to the horizontal drive unit 109 of the horizontal processing unit 107. The vertical mode selector 203 includes first to fourth The vertical size control unit 204 is connected to the vertical drive unit 209 of the vertical processing unit 207 through the variable resistors VR 1 to VR 4 .

상기 수평처리부(107)는 수평 오실레이터와 상기 수평드라이브부(109) 및 수평출력부(110)로 구성되고, 상기 수직처리부(207)는 수직 오실레이터와 상기 수직드라이브부(209) 및 수직출력부(210)로 구성된다.The horizontal processing unit 107 is composed of a horizontal oscillator, the horizontal drive unit 109 and the horizontal output unit 110, the vertical processing unit 207 is a vertical oscillator, the vertical drive unit 209 and the vertical output unit ( 210).

상기 수평처리부(107)에는 수평편향부(111)를 연결하여 편향요크(60)에 연결하고, 상기 수직처리부(207)에는 수직편향부(211)를 연결하여 상기 편향요크(60)에 연결하며, 비디오입력부(30)에는 비디오증폭부(40)를 연결하여 CRT(50)를 거쳐 상기 편향요크(60)에 연결한다.The horizontal processing unit 107 is connected to the deflection yoke 60 by connecting a horizontal deflection unit 111, and the vertical processing unit 207 is connected to the deflection yoke 60 by connecting a vertical deflection unit 211. The video input unit 30 is connected to the video input unit 30 and connected to the deflection yoke 60 through the CRT 50.

상기 편향요크(60)는 디스플레이(70)를 통하여 31.5KHz 신호(71)와 35.4KHz 신호(72)를 출력하도록 연결한다.The deflection yoke 60 is connected to output a 31.5 KHz signal 71 and a 35.4 KHz signal 72 through the display 70.

상기 31.5KHz신호(71)에는 제1모드부 내지 제3모드부(81-83)를 연결하고, 상기 35.4KHz신호(72)에는 제4모드부(84)를 연결한다.The first mode part through the third mode part 81-83 are connected to the 31.5 KHz signal 71, and the fourth mode part 84 is connected to the 35.4 KHz signal 72.

상기 제1모드부(81)는 수직라인이 350라인이고, 제2모드부(82)는 400라인, 제3모드부(83)는 480라인, 제3모드부는 600라인을 출력한다.The first mode unit 81 outputs 350 lines in a vertical line, the second mode unit 82 outputs 400 lines, the third mode unit 83 outputs 480 lines, and the third mode unit outputs 600 lines.

이하 이들의 동작 및 작용효과를 설명한다.The operation and effect of these will be described below.

우선 제2도와 같은 수평주파수 타이밍차트를 만든다.First, a horizontal frequency timing chart as shown in FIG.

여기에, 정확한 31.468KHz의 수평주파수를 만들기 위해서는,In order to make an accurate horizontal frequency of 31.468 kHz,

T1=3.815㎲ T2=5.402㎲T 1 = 3.815㎲ T 2 = 5.402㎲

T3=26.058㎲ T4=0.318㎲T 3 = 26.058㎲ T 4 = 0.318㎲

T5=31.778㎲T 5 = 31.778 ㎲

로 하고,With

35.4KHz의 수평주파수를 만들기 위해서는,To create a horizontal frequency of 35.4 KHz,

T1=3.7㎲ T2=5.45㎲T 1 = 3.7㎲ T 2 = 5.45㎲

T3=22.55㎲ T4=0.25㎲T 3 = 22.55㎲ T 4 = 0.25㎲

T5=28.25㎲T 5 = 28.25㎲

로 한다.Shall be.

상기와 같은 수평주파수가 동기신호 입력부(10)에 입력되면, 상기 동기신호 입력부(10)로 부터 수평동기신호(101)와 수직동기신호(201)가 출력된다.When the horizontal frequency is input to the synchronization signal input unit 10, the horizontal synchronization signal 101 and the vertical synchronization signal 201 are output from the synchronization signal input unit 10.

상기 수평동기신호(101)와 수직동기신호(201)는 버퍼(20)의 수평버퍼(102)와 수직버퍼(202)에서 처리된 후 수평모드셀렉터(103)와 수직모드셀렉터(203)에 인가되고, 동시에 수평처리부(107)와 수직처리부(207)에도 인가된다.The horizontal synchronizing signal 101 and the vertical synchronizing signal 201 are processed in the horizontal buffer 102 and the vertical buffer 202 of the buffer 20 and then applied to the horizontal mode selector 103 and the vertical mode selector 203. At the same time, it is also applied to the horizontal processing unit 107 and the vertical processing unit 207.

여기에서 모드는 제1 내지 제4모드로 나누어지며, 수직동작에 따라 제1모드는 +/-이고, 제2모드는 -/+, 제3모드는 -/-, 제4모드는 +/+로서, VGA 카드의 표준 극성신호로 처리된다.Here, the mode is divided into first to fourth modes, and the first mode is +/- according to the vertical operation, the second mode is-/ +, the third mode is-/-, and the fourth mode is + / +. As a standard polarity signal of the VGA card.

상기 VGA카드의 표준 극성신호는 상기 수평버퍼(102)와 수직버퍼(202)를 거쳐 수평모드셀렉터(103)와 수직모드셀렉터(203)에서 각각 수평모드는 31.5KHz신호(104)와 35.4KHz신호(105)의 주파수 구분에 따라 스위칭 콘트롤부(106)에서 스위칭되어 상기 수평드라이브(109)에 공급되고, 이 공급된 신호는 임의의 값으로 수평출력부(110)와 수평편향부(111)를 통하여 31.5KHz 신호와 35.5KHz 신호중 선택된 모드를 편향요크(60)에 인가되어 임의의 수평크기(size)를 선택하게 된다.The standard polarity signal of the VGA card passes through the horizontal buffer 102 and the vertical buffer 202, and the horizontal mode selector 103 and the vertical mode selector 203 respectively have a 31.5KHz signal 104 and a 35.4KHz signal. According to the frequency division of 105, the switching controller 106 is switched and supplied to the horizontal drive 109, and the supplied signal is supplied to the horizontal output unit 110 and the horizontal deflection unit 111 at an arbitrary value. The selected mode of the 31.5KHz signal and the 35.5KHz signal is applied to the deflection yoke 60 to select an arbitrary horizontal size.

상기 수직버퍼(202)에 입력된 신호는 수직동기 신호로서 각 극성에 따라 수직모드 셀렉터(203)에서 수직라인이 선택된다.The signal input to the vertical buffer 202 is a vertical synchronization signal, and a vertical line is selected in the vertical mode selector 203 according to each polarity.

즉, 제1가변저항(VR1)을 통하여 350 수직라인(V-Line)이 선택되고, 제2가변저항(VR2)을 통하여 400, 제3가변저항(VR3)을 통하여 480, 제4가변저항(VR4)을 통하여 600수직라인이 선택되며, 상기 제1내지 제4수직라인은 수직 모드셀렉터(203)에서 임의의 어느 한 수직라인이 선택되어 필요한 수직크기가 수직크기 콘트롤부(204)에서 조정된다.That is, the 350 vertical line V-Line is selected through the first variable resistor VR 1 , 400 through the second variable resistor VR 2 , and 480, 4 through the third variable resistor VR 3 . A 600 vertical line is selected through the variable resistor VR 4 , and any one vertical line is selected from the vertical mode selector 203 so that the required vertical size is selected from the vertical size control unit 204. Is adjusted.

상기 수직크기콘트롤부(204)에서 조정된 임의의 값은 수직드라이브부(209)에 입력되어 수직출력부(210)와 수직편향부(211)를 통하여 상기 편향요크(60)에 인가된다.Any value adjusted by the vertical size control unit 204 is input to the vertical drive unit 209 and applied to the deflection yoke 60 through the vertical output unit 210 and the vertical deflection unit 211.

상기 편향요크(60)에서 편향된 수직신호는 상기 제1 내지 제4수직라인의 값에 따라 조정된 크기로 디스플레이(70)에 출력된다.The vertical signal deflected by the deflection yoke 60 is output to the display 70 in a size adjusted according to the values of the first to fourth vertical lines.

이때, 래드스케이프모드에서는 350V×640H, 400V×720H, 480V×640H(여기에서 V는 수직라인 H는 수평 Dot)의 신호로서 수직 150mm 수평 230mm의 크기로 조정되어 디스플레이(70)에 출력된다.At this time, in the redscape mode, as a signal of 350V × 640H, 400V × 720H, and 480V × 640H (where V is a vertical line H is a horizontal dot), it is adjusted to a size of 150 mm vertical 230 mm and output to the display 70.

여기에서 디스플레이는 제1모드 내지 제3모드(81-83)에서와 같이 화면의 반정도만 출력됨으로써 12인치의 노말타입 모니터 정도의 크기로 이용하게 되며, 만일 풀페이지 모드에서는 600V×640H의 신호로서 A4사이즈인 수직 240mm 수평 203mm를 선택하여 사용함으로써 제4모드(84)에서와 같이 전화면이 모두 디스플레이된다.In this case, the display is used as a size of about 12 inches of normal type monitor by outputting only about half of the screen as in the first mode to the third mode (81-83). select a 4 size vertical 240mm 203mm horizontally to the screen are displayed all of the former, as in the fourth mode 84. the use.

이와같이 선택된 화면에 소프트웨어의 각종 데이타들이 출력된다.Various data of the software is output on the screen thus selected.

Claims (4)

CRT 모니터의 동기신호를 입력받아 처리하는 동기신호입력부(10)와, 상기 동기신호중 수평동기와 수직동기를 버퍼링해주는 수평/수직 버퍼(20)와, 상기 수평/수직 신호의 모드를 선택해주는 수평/수직 모드셀렉터(103)(203)와, 상기 수평/수직 모드 선택신호를 스위칭 시켜주고 크기를 제어해주는 스위칭콘트롤부(106) 및 수직크기 콘트롤부(204)와, 상기 수평/수직 신호를 구동시켜 출력시켜주는 수평/수직 회로부(107)(207)와, 상기 수평/수직 신호를 편향시켜주는 수평/수직 편향부(111)(211)와, 상기 편향신호를 받아 디스플레이 시켜주는 편향요크(60)를 구비하여 모드선택에 따라 화면의 크기를 조절할 수 있도록 한것을 특징으로 하는 VGA 풀페이지 모니터.A sync signal input unit 10 for receiving and processing a sync signal of a CRT monitor, a horizontal / vertical buffer 20 for buffering horizontal sync and vertical sync among the sync signals, and a horizontal / vertical select mode for the horizontal / vertical signal; A vertical mode selector 103, 203, a switching control unit 106 and a vertical size control unit 204 for switching the horizontal / vertical mode selection signal and controlling a magnitude, and driving the horizontal / vertical signal A horizontal / vertical circuit portion 107 and 207 for outputting, a horizontal / vertical deflection portion 111 and 211 for deflecting the horizontal and vertical signals, and a deflection yoke 60 for receiving and displaying the deflection signal. VGA full-page monitor, characterized in that to adjust the screen size according to the mode selection. 제1항에 있어서, 상기 수평모드 셀렉터(103)는 31.5KHz 신호(104)와 35.4KHz(105)를 선택적으로 셀렉트하도록 한것을 특징으로 하는 VAG 풀페이지 모니터.The VAG full page monitor according to claim 1, wherein said horizontal mode selector (103) is adapted to selectively select a 31.5 KHz signal (104) and a 35.4 KHz (105). 제1항에 있어서, 상기 수직모드 셀렉터(203)에는 350 수직라인을 조정하는 제1가변저항(VR1)과, 400, 480, 600 수직라인을 조정하는 제2 내지 제4가변저항(VR2-VR4)을 연결하여 각각의 모드에 따른 수직라인을 선택하도록 한것을 특징으로 하는 VAG 풀페이지 모니터.The method of claim 1, wherein the vertical mode selector 203 includes a first variable resistor VR 1 for adjusting 350 vertical lines and second to fourth variable resistors VR 2 for adjusting 400, 480, and 600 vertical lines. -VAG full page monitor, characterized in that to connect the vertical line according to each mode by connecting the 4 ). 제1항 내지 제3항중 어느 한항에 있어서, 상기 모드선택에 따라 랜드스케이프 모드에서는 제1모드 내지 제3모드(81-83)로 선택되어 노말타입 모니터로 동작하고, 풀 페이지 모드에서는 제4모드(84)로 선택되어 전모니터 출력이 가능하도록 한것을 특징으로 하는 VAG 풀페이지 모니터.According to any one of claims 1 to 3, the first mode to the third mode (81-83) is selected in the landscape mode according to the mode selection to operate as a normal type monitor, the fourth mode in the full page mode VAG full page monitor, characterized in that it is selected as (84) to enable full monitor output.
KR1019910025993A 1991-12-31 1991-12-31 Monitor for vga KR940005441B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019910025993A KR940005441B1 (en) 1991-12-31 1991-12-31 Monitor for vga
JP4344481A JPH0683279A (en) 1991-12-31 1992-12-24 Full page monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910025993A KR940005441B1 (en) 1991-12-31 1991-12-31 Monitor for vga

Publications (2)

Publication Number Publication Date
KR930013975A KR930013975A (en) 1993-07-22
KR940005441B1 true KR940005441B1 (en) 1994-06-18

Family

ID=19327426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025993A KR940005441B1 (en) 1991-12-31 1991-12-31 Monitor for vga

Country Status (2)

Country Link
JP (1) JPH0683279A (en)
KR (1) KR940005441B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252759A (en) * 1985-09-02 1987-03-07 Matsushita Electric Ind Co Ltd Magnetic recording and reproducing device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2535395B2 (en) * 1988-12-23 1996-09-18 株式会社日立製作所 Image display device
JP2786680B2 (en) * 1989-07-24 1998-08-13 シャープ株式会社 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR930013975A (en) 1993-07-22
JPH0683279A (en) 1994-03-25

Similar Documents

Publication Publication Date Title
JPH0355833B2 (en)
KR970019444A (en) Information signal display device using double screen
MY110244A (en) Wide screen television.
EP0950944A3 (en) Display control apparatus and display system
KR20050022406A (en) Multi screen display device and control method thereof
KR960032278A (en) Method for generating timing signal for display device and display panel
US4677481A (en) Dual display monitor
KR970004811A (en) Image output device
KR940005441B1 (en) Monitor for vga
JPH06149181A (en) Video displaying device
KR900015539A (en) TV receiver
JPH07134577A (en) Display device
KR100277367B1 (en) Signal waveform display device and method of different time scale
US5038098A (en) Simultaneous display of two unrelated signals
JPS63214791A (en) Controller for multiscan crt display device
EP0238046A1 (en) Simultaneous display of unrelated signals
KR940000434B1 (en) Television with enlarged funtions
KR970004260Y1 (en) Osd moving apparatus in tv
KR19980075241A (en) Driving Method of LCD
JPH04295884A (en) Multi-scan directly driving video monitor
JPH01100591A (en) Display device
JPH10105141A (en) Dislay device
KR20020071626A (en) Apparatus for displaying input signal of a dual monitor
KR19980016023A (en) TV receiver / PC combined on-screen processing circuit
JPH09331480A (en) Video signal switcher

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040331

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee