KR920004394B1 - Stand-by circuit of monitor using pll - Google Patents

Stand-by circuit of monitor using pll Download PDF

Info

Publication number
KR920004394B1
KR920004394B1 KR1019890017160A KR890017160A KR920004394B1 KR 920004394 B1 KR920004394 B1 KR 920004394B1 KR 1019890017160 A KR1019890017160 A KR 1019890017160A KR 890017160 A KR890017160 A KR 890017160A KR 920004394 B1 KR920004394 B1 KR 920004394B1
Authority
KR
South Korea
Prior art keywords
horizontal
power supply
circuit
output
signal
Prior art date
Application number
KR1019890017160A
Other languages
Korean (ko)
Other versions
KR910010289A (en
Inventor
하용수
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019890017160A priority Critical patent/KR920004394B1/en
Publication of KR910010289A publication Critical patent/KR910010289A/en
Application granted granted Critical
Publication of KR920004394B1 publication Critical patent/KR920004394B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

The circuit includes a horizontal signal input terminal (28) for inputting horizontal synchronizing signals. A vertical output circuit (22) outputs vertical pulses, and a horizontal drive (24) is driven by receiving a horizontal frequency. A horizontal output circuit (26) receives the horizontal driving signals from the horizontal drive (24) to output horizontal pulses. A power interrupt section (20) supplies the output power of a power circuit (10) to the horizontal drive (24) and the vertical output circuit (22). Two sets of input signals are compared with each other, and the discriminated signals are supplied to the interrupt section (20) as control signals. With the circuit, the durability of the hardware is extended.

Description

PLL를 이용한 모니터의 스텐-바이 회로Stand-by Circuit of Monitor Using PLL

제 1 도는 종래의 회로도1 is a conventional circuit diagram

제 2 도는 본 발명에 따른 스텐-바이 회로2 is a stand-by circuit according to the present invention.

제 3 도는 제 2 도를 설명하기 위한 동작상태 테이블3 is an operating state table for explaining FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 전원회로 18 : 신호감지부10: power supply circuit 18: signal detection unit

20 : 전원제어부 22 : 수직출력회로20: power control unit 22: vertical output circuit

24 : 수평드라이브 26 : 수평출력회로24: horizontal drive 26: horizontal output circuit

본 발명은 모니터의 스텐-바이(STAND-BY)회로에 관한 것으로, 특히 PLL(P HASE LOCKED LOOP)를 이용하는 모니터의 스텐바이 회로에 관한 것이다.The present invention relates to a stand-by circuit of a monitor, and more particularly to a standby circuit of a monitor using a P HASE LOCKED LOOP (PLL).

현재의 모니터에는 컴퓨터의 신호(영상신호)가 없는 경우 전력손실이 큰 수평출력회로, 수직출력회로의 전원을 단속하기 위한 스텐바이 회로를 가지고 있다.The current monitor has a standby circuit for interrupting the power of a horizontal output circuit and a vertical output circuit with a large power loss in the absence of a computer signal (video signal).

제 1 도는 상기와 같은 목적을 수행하기 위한 종래의 모니터 스텐바이 회로도로서, 전원콘넥터(1)로부터의 전원을 소정레벨로 다운시키는 트랜스(T)의 출력단자에 정류기(2)와 평활캐패시터(3)가 접속되어 있다.FIG. 1 is a conventional monitor standby circuit diagram for performing the above object, wherein the rectifier 2 and the smoothing capacitor 3 are connected to an output terminal of a transformer T for turning down the power supply from the power supply connector 1 to a predetermined level. ) Is connected.

상기 정류기(2)로부터의 전원전압은 컴퓨터로부터 제공되는 수평동기신호를 감지하는 신호감지회로(5)의 전원으로 제공된다. 이때 상기 신호감지회로(5)는 컴퓨터로부터 제공되는 수평동기신호의 유무를 검지하여 그에 따른 제어신호를 릴레이 구동부(6)로 출력한다.The power supply voltage from the rectifier 2 is provided to the power supply of the signal detection circuit 5 for sensing the horizontal synchronizing signal provided from the computer. At this time, the signal detection circuit 5 detects the presence or absence of the horizontal synchronization signal provided from the computer and outputs the control signal according to the relay driver 6.

상기 릴레이 구동부(6)는 상기 신호감지회로(5)의 출력에 따라 구동되어 전원콘넥터(1)와 세트파워 공급기(7) 사이에 접속된 스위치(S1)(S2)를 스위칭하게 되어 있다. 이때 세트파워 공급기(7)란 전원콘넥터(1)로부터 입력되는 교류전압을 직류전원으로 변환하여 모니터내 모든 각부의 전원을 공급하는 파워서플라이이다.The relay driver 6 is driven in accordance with the output of the signal sensing circuit 5 to switch the switches S1 and S2 connected between the power supply connector 1 and the set power supply 7. At this time, the set power supply 7 is a power supply that converts an AC voltage input from the power supply connector 1 into a DC power supply and supplies power to all parts of the monitor.

따라서 상기와 같은 회로는 신호감지회로(5)가 입력라인(4)으로 신호(H-SYNC)가 입력되면 릴레이구동부(6)를 제어하여 스위치(S1)(S2)를 온 하도록 하고, 신호가 없는 경우 오프시키어 전원을 제어도록 되어 있다.Therefore, the above circuit controls the relay driver 6 to turn on the switches S1 and S2 when the signal detection circuit 5 receives the signal H-SYNC through the input line 4. If not, turn it off to control the power supply.

그러나 상기와 같은 종래의 회로는 릴레이등을 사용하여 모니터의 메인전원을 단속함으로써, 신호감지부의 동작을 위해 별도의 전원부가 구성되어야 하는 문제가 있고, 모니터의 메인 전원을 제어함으로 모니터의 수명단축을 야기시킬 수도 있었다.However, in the conventional circuit as described above, there is a problem that a separate power supply unit must be configured for the operation of the signal detection unit by controlling the main power supply of the monitor using a relay or the like, and shortening the lifespan of the monitor by controlling the main power supply of the monitor. Could have caused.

따라서 본 발명의 목적은 PLL를 사용하여 컴퓨터로부터의 영상입력유무를 검출하고, 상기 검출상태에 따라 수직, 수평 출력회로의 전원을 단속하는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit that detects the presence or absence of image input from a computer using a PLL and intercepts power of vertical and horizontal output circuits according to the detection state.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제 2 도는 본 발명에 따른 회로도로서, 소정 레벨의 직류전압을 출력하는 전원회로(10)와, 컴퓨터로부터의 수평동기신호를 입력하는 수평신호 입력단자(28)와, 전원공급전압(B+)의 입력에 의해 동작되어 수직펄스 출력하는 수직출력회로(22)와, 전원공급전압(B+)의 입력에 의해 동작되며, 소정의 수평주파수가 입력시 이를 드라이브 하는 수평드라이브(24)와, 상기 수평드라이브(24)에서 출력되는 수평드라이브 신호에 의해 수평펄스를 출력하는 수평출력회로(26)와, 상기 전원회로(10)의 출력단자와 상기 수평드라이브(24), 수직출력회로(22)의 전원단자 사이에 접속되며 전원제어신호 입력에 의해 스위칭되어 상기 전원회로(10)의 출력을 상기 수평드라이브(24), 수직출력회로(22)의 전원으로 제공하는 전원단속부(20)와, 적어도 2개의 입력단자가 상기 단자(18)와 상기 수평출력회로(26)의 출력단에 접속되며, 상기 두입력을 비교하여 수평동기신호(H-SYNC)의 입력 판별신호를 상기 전원단속부(20)의 전원제어신호로 출력하는 동시에, 수평드라이브 펄스를 상기 수평드라이브(24)에 입력시키는 신호감지부(18)로 구성된다.2 is a circuit diagram according to the present invention, which includes a power supply circuit 10 for outputting a DC voltage of a predetermined level, a horizontal signal input terminal 28 for inputting a horizontal synchronous signal from a computer, and a power supply voltage B + . A vertical output circuit 22 which is operated by an input of a vertical pulse and outputs a vertical pulse, a horizontal drive 24 which is operated by an input of a power supply voltage (B + ), and drives a predetermined horizontal frequency upon input; The horizontal output circuit 26 outputs a horizontal pulse by the horizontal drive signal output from the horizontal drive 24, the output terminal of the power supply circuit 10, the horizontal drive 24, and the vertical output circuit 22. A power interrupter 20 connected between the power terminals and switched by a power control signal input to provide an output of the power supply circuit 10 to the power supply of the horizontal drive 24 and the vertical output circuit 22; Two input terminals are connected to the terminal 18 It is connected to the output terminal of the horizontal output circuit 26, and compares the two inputs and outputs the input discrimination signal of the horizontal synchronization signal (H-SYNC) as the power control signal of the power intermittent unit 20, the horizontal drive And a signal detecting unit 18 for inputting a pulse to the horizontal drive 24.

상기 제 2 도의 구성중 전원단속부(20)는 상기 전원회로(10)의 출력단으로부터 수직출력회로(22) 및 수평 드라이브(24)의 전원단자에 전원스위칭 패스용 트랜지스터(Q2)가 접속되고, 상기 전원회로(10)의 출력과 접지사이에 저항(R1), 다이오드(D1), 저항(R2)가 직렬접속되어 소정의 전압을 상기 트랜지스터(Q2)로 공급도록 접속되며, 상기 전원회로(10)의 출력단자와 접지사이에 트랜지스터(Q1) 및 저항(R3)가 접속되고, 상기 저항(R3)로부터 저항(R2)로 다이오드(D2)가 접속되며, 전원전압을 입력하는 저항(R4) 및 제어신호를 입력하는 제나다이오드(D3)와 저항(R5)가 상기 트랜지스터(Q1)의 베이스에 접속되어 구성된다. 그리고 신호감지부(18)는 위상비교기(Phase Comparator : 이하 PC)(12)와 전압제어 발진기(Voltage Controlled Osc : 이하 VCO)로 구성된 PLL과 로우패스필터(16)로 구성된다.In the power supply interrupter 20 of FIG. 2, a power switching pass transistor Q2 is connected to a power supply terminal of the vertical output circuit 22 and the horizontal drive 24 from an output end of the power supply circuit 10. A resistor R1, a diode D1, and a resistor R2 are connected in series between the output of the power supply circuit 10 and the ground to supply a predetermined voltage to the transistor Q2, and the power supply circuit 10 The transistor Q1 and the resistor R3 are connected between the output terminal of the C1 and the ground, the diode D2 is connected from the resistor R3 to the resistor R2, and a resistor R4 for inputting a power supply voltage and A Zena diode D3 and a resistor R5 for inputting a control signal are connected to the base of the transistor Q1. The signal detector 18 includes a PLL and a low pass filter 16 including a phase comparator (PC) 12 and a voltage controlled oscillator (VCO).

제 3 도는 제 2 도의 동작을 설명하기 위한 동작테이블이다. 우선 수평출력회로(26)로부터 수평출력이 출력되고, 단자(28)로 컴퓨터로부터 출력되는 수평동기신호(H-SYNC)가 입력되는 정상상태라 가정하에 설명한다.3 is an operation table for explaining the operation of FIG. First, a description will be given on the assumption that the horizontal output is output from the horizontal output circuit 26 and the horizontal synchronization signal H-SYNC output from the computer to the terminal 28 is input.

상기와 같은 상태에서는 전원회로(10)로부터 출력되는 전압(B+)는 저항(R1)을 통하여 다이오드(D1), 저항(R2)를 거쳐서 전류가 흘러 트랜지스터(Q2)는 "온"이 된다. 따라서 수직출력회로(22) 및 수평드라이브(24)에 전원을 공급하여 정상동작한다.In such a state, the voltage B + output from the power supply circuit 10 flows through the diode D1 and the resistor R2 through the resistor R1, and the transistor Q2 is turned on. Therefore, power is supplied to the vertical output circuit 22 and the horizontal drive 24 to operate normally.

이와같은 상태에서 PLL의 단자 PCA로 컴퓨터로부터 출력되는 수평동기신호(H-SYNC)가 입력되고, 단자 PCB로 수평출력회로(26)의 리트레이스 신호가 입력되면, PLL 내부의 PC(12)에서 출력은 양쪽주파수차에 대하여 일정 전압을 유지하게 된다.In this state, when the horizontal synchronizing signal (H-SYNC) output from the computer is input to the terminal PCA of the PLL, and the retrace signal of the horizontal output circuit 26 is input to the terminal PCB, the PC 12 inside the PLL is input. The output maintains a constant voltage for both frequency differences.

상기 PLL내부의 PC(12)로부터 출력되는 전압은 L.P.F(Low Pass Filter)(1 6)를 지나서 V.C.O(Voltage Control Oscillator)(14)에 입력되어 발진하게 되며, 상기 VCO(14)로부터 출력되는 발진주파수는 수평드라이브(24)를 구동하게 된다. 또 L.P.F(16)를 지난 전압은 제너다이오드(D3)를 지나 저항(R5, R4)에 공급됨으로써 트랜지스터(Q1)를 오프시킨다. 그러므로 다이오드(D2)가 오프되어 P1점의 전압은 일정전압(Q2를 ON시키는)이 되어 트랜지스터(Q2)는 항상 "온"이 되어 정상 동작한다.The voltage output from the PC 12 inside the PLL is input to the voltage control oscillator (VCO) 14 through the LPF (Low Pass Filter) 16 and oscillates, and the oscillation is output from the VCO 14. The frequency drives the horizontal drive 24. The voltage past the L.P.F 16 is supplied to the resistors R5 and R4 through the zener diode D3 to turn off the transistor Q1. Therefore, the diode D2 is turned off so that the voltage at the point P1 becomes a constant voltage (turning on the Q2) so that the transistor Q2 is always "on" and operates normally.

따라서 컴퓨터로부터 수평동기신호(H-SYNC)가 출력되고, 수평출력회로(26)로부터 소정의 신호가 출력되는 정상상태이면, 전원회로(10)의 출력은 항상 수평드라이브(24) 및 수직출력회로(22)에 입력된다.Therefore, when the horizontal synchronous signal H-SYNC is output from the computer and a predetermined signal is output from the horizontal output circuit 26, the output of the power supply circuit 10 is always the horizontal drive 24 and the vertical output circuit. It is input to (22).

한편 컴퓨터로부터 수평동기신호(H-SYNC)가 없을 경우, 즉 스텐바이(STAND-BY)회로 동작시에는 신호감지부(18)의 PLL단자(PCA)가 LOW("0")가 된다. 이때 PC(12)의 출력 PC out로 로우가 된다. 그러면 제너다이오드(D3)를 지나는 전압이 낮아지고, 이 전압은 저항(R5, R4)를 거쳐 트랜지스터(Q1)를 온시키게 된다.On the other hand, when there is no horizontal synchronizing signal H-SYNC from the computer, that is, when the STAND-BY circuit is operated, the PLL terminal PCA of the signal detecting unit 18 becomes LOW ("0"). At this time, the output PC out of the PC 12 goes low. As a result, the voltage passing through the zener diode D3 is lowered, and the voltage turns on the transistor Q1 through the resistors R5 and R4.

상기와 같이 트랜지스터(Q1)이 온되면 전류가 트랜지스터(Q1), 저항(R3)를 통해 다이오드(D2)에 공급되어 P1점이 전압이 상승된다. 그러므로 저항(R1)을 거쳐 다이오드(D1), 저항(R2)로 흐르던 전류가 상기 트랜지스터(Q1), 저항(R3), 다이오드(D2)로 공급되는 전류에 의하여 단속되어 트랜지스터(Q2)가 오프된다.As described above, when the transistor Q1 is turned on, current is supplied to the diode D2 through the transistor Q1 and the resistor R3, so that the voltage P1 is increased. Therefore, the current flowing through the resistor R1 to the diode D1 and the resistor R2 is interrupted by the current supplied to the transistor Q1, the resistor R3, and the diode D2 so that the transistor Q2 is turned off. .

상기 트랜지스터(Q2)가 오프되면 수직, 출력회로(26)와 수평드라이브(26)에 공급되는 전원이 차단되어 상기 수직출력회로(22)와 수평드라이브(24)가 오프되어 스텐바이 상태가 된다.When the transistor Q2 is turned off, the power supplied to the vertical and output circuits 26 and the horizontal drive 26 is cut off, and the vertical output circuit 22 and the horizontal drive 24 are turned off to be in a standby state.

상기와 같은 스텐바이 상태에서 다시 단자(28)로 수평동기신호(H-SYNC)가 재 입력되면 PLL의 PC(12)의 출력은 "1"(High)가 된다(즉 PCA(H-SYNC)에 신호가 입력되고 PCB(Retrace)신호가 없는 상태임).When the horizontal synchronizing signal H-SYNC is input again to the terminal 28 in the standby state as described above, the output of the PC 12 of the PLL becomes "1" (High) (that is, PCA (H-SYNC)). Signal is inputted and there is no PCB (Retrace) signal).

상기 PC(12)로부터 출력되는 신호 "하이"는 L.P.F(16)를 거쳐 제너다이오드(D3)에 흐르고 다시 저항(R5, R4)를 거쳐서 트랜지스터(Q1)를 오프시키게 된다. 그러면 저항(R3), 다이오드(D2)의 전류흐르는 것이 없어지고 P1점의 전압은 낮아져서 다시금 저항(R1), 다이오드(D1), 저항(R2)으로 전류가 흘러서 트랜지스터(Q2)가 "온"된다.The signal " high " output from the PC 12 flows through the L.P.F 16 to the zener diode D3 and again turns off the transistor Q1 via the resistors R5 and R4. This eliminates the current flowing through the resistors R3 and D2 and lowers the voltage at the point P1 so that current flows back to the resistors R1, D1 and R2 so that transistor Q2 is "on". .

상기 트랜지스터(Q2)가 "온"되면 그러면 다시 수직출력회로(22) 수평드라이브(24)에 전원회로(10)의 전원전압(B+)이 공급됨으로써 상기 수직출력회로(22)와 수평드라이브(22)가 동작되어 정상동작하게 된다.When the transistor Q2 is turned "on", the power supply voltage B + of the power supply circuit 10 is supplied to the horizontal output 24 of the vertical output circuit 22 again so that the vertical output circuit 22 and the horizontal drive ( 22) is operated to normal operation.

상술한 바와같이 본 발명은 수평, 수직 출력회로를 입력신호의 유무에 대하여 구동시키므로 모니터의 신호원인 수평동기신호의 입력이 없을 경우, 많은 전력을 소비하는 출력단을 동작시키지 않으므로 세트의 수명을 연장시킬 수 있고 PLL을 이용하므로 신호의 유무와 출력단의 동작상태를 용이하게 판별할 수 있는 이점이 있다.As described above, the present invention drives the horizontal and vertical output circuits with or without an input signal, and thus, when there is no input of the horizontal synchronous signal as a signal source of the monitor, the output stage that consumes a lot of power does not operate, thereby extending the life of the set. In addition, since the PLL is used, there is an advantage that it is possible to easily determine the presence or absence of a signal and the operation state of the output stage.

Claims (2)

PLL를 이용한 모니터의 스텐-바이 회로에 있어서, 소정 레벨의 직류전압을 출력하는 전원회로(10)와, 컴퓨터로부터의 수평동기신호를 입력하는 수평신호입력단자(28)와, 전원공급전압(B+)의 입력에 의해 동작되어 수직펄스 출력하는 수직출력회로(22)와, 전원공급전압(B+)의 입력에 의해 동작되며, 소정의 수평 주파수가 입력시 이를 드라이브 하는 수평드라이브(24)와, 상기 수평드라이브(24)에서 출력되는 수평드라이브 신호에 의해 수평펄스를 출력하는 수평출력회로(26)와, 상기 전원회로(10)의 출력단자와 상기 수평드라이브(24), 수직출력회로(22)의 전원단자 사이에 접속되며 전원제어신호 입력에 의해 스위칭되어 상기 전원회로(10)의 출력을 상기 수평드라이브(24), 수직출력회로(22)의 전원으로 제공하는 전원단속부(20)와, 적어도 2개의 입력단자가 상기 단자(18)와 상기 수평출력회로(26)의 출력단에 접속되며, 상기 두입력을 비교하여 수평동기신호(H-SYNC)의 입력 판별신호를 상기 전원단속부(20)의 전원제어신호로 출력하는 동시에, 수평드라이브 펄스를 상기 수평드라이브(24)에 입력시키는 신호감지부(18)로 구성됨을 특징으로 하는 회로.In a stand-by circuit of a monitor using a PLL, a power supply circuit 10 for outputting a DC voltage of a predetermined level, a horizontal signal input terminal 28 for inputting a horizontal synchronization signal from a computer, and a power supply voltage B A vertical output circuit 22 that is operated by the input of + ) and outputs a vertical pulse, and is operated by the input of the power supply voltage B + , and a horizontal drive 24 which drives the predetermined horizontal frequency upon input. And a horizontal output circuit 26 outputting a horizontal pulse by a horizontal drive signal output from the horizontal drive 24, an output terminal of the power supply circuit 10, the horizontal drive 24, and a vertical output circuit 22. And a power intermittent unit 20 connected between the power terminals of the power supply unit and switched by a power control signal input to provide an output of the power supply circuit 10 to the power supply of the horizontal drive 24 and the vertical output circuit 22. At least two input terminals It is connected to the terminal 18 and the output terminal of the horizontal output circuit 26, and compares the two inputs and outputs the input discrimination signal of the horizontal synchronizing signal (H-SYNC) as the power control signal of the power intermittent section 20. And at the same time, a signal sensing unit (18) for inputting a horizontal drive pulse to the horizontal drive (24). 제 1 항에 있어서, 전원단속부(10)가 상기 전원회로(10)의 출력단으로부터 수직출력회로(22) 및 수평드라이브(24)의 전원단자에 전원스위칭 패스용 트랜지스터(Q2) 접속되거, 상기 전원회로(10)의 출력과 접지 사이에 저항(R1), 다이오드(D1), 저항(R2)가 직렬접속되어 소정의 전압을 상기 트랜지스터(Q2)로 공급도록 접속되며, 상기 전원회로(10)의 출력단자와 접지사이에 트랜지스터(Q1) 및 저항(R3)가 접속되고, 상기 저항(R3)로부터 저항(R2)로 다이오드(D2)가 접속되며, 전원전압을 입력하는 저항(R4) 및 제어신호를 입력하는 제너다이오드(D3)와 저항(R5)가 상기 트랜지스터(Q1)의 베이스에 접속되어 구성됨을 특징으로 하는 회로.The power supply switching transistor (Q2) is connected to a power supply terminal of the vertical output circuit (22) and the horizontal drive (24) from the output terminal of the power supply circuit (10). A resistor R1, a diode D1, and a resistor R2 are connected in series between the output of the power supply circuit 10 and the ground to supply a predetermined voltage to the transistor Q2, and the power supply circuit 10 The transistor Q1 and the resistor R3 are connected between the output terminal of the transistor and the ground, the diode D2 is connected from the resistor R3 to the resistor R2, and a resistor R4 for inputting a power supply voltage and control is performed. And a Zener diode (D3) and a resistor (R5) for inputting a signal are connected to the base of the transistor (Q1).
KR1019890017160A 1989-11-24 1989-11-24 Stand-by circuit of monitor using pll KR920004394B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890017160A KR920004394B1 (en) 1989-11-24 1989-11-24 Stand-by circuit of monitor using pll

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890017160A KR920004394B1 (en) 1989-11-24 1989-11-24 Stand-by circuit of monitor using pll

Publications (2)

Publication Number Publication Date
KR910010289A KR910010289A (en) 1991-06-29
KR920004394B1 true KR920004394B1 (en) 1992-06-04

Family

ID=19292050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017160A KR920004394B1 (en) 1989-11-24 1989-11-24 Stand-by circuit of monitor using pll

Country Status (1)

Country Link
KR (1) KR920004394B1 (en)

Also Published As

Publication number Publication date
KR910010289A (en) 1991-06-29

Similar Documents

Publication Publication Date Title
US4652769A (en) Module power supply
CA1209247A (en) Shutdown circuit for a switching regulator in a remote controlled television receiver
KR100522017B1 (en) Fault control circuit for switched power supply
KR100230883B1 (en) Disable arrangement for a circuit operating at a deflection rate
KR920004394B1 (en) Stand-by circuit of monitor using pll
US5982242A (en) Circuit for synchronizing transmission local oscillating frequencies in digital microwave system
KR100348624B1 (en) Power supply apparatus for pdp television
KR19980027673A (en) Monitor protection device
KR20030043956A (en) A power supply circuit
KR100225311B1 (en) Swing type power supply device
KR100202080B1 (en) A protecting circuit for low-voltage
KR0121738B1 (en) Ultra power saving circuit
KR100208990B1 (en) An apparatus for instantaneously controlling a monitor of power-savings type
KR100204232B1 (en) An automatic power saving circuit of multimedia image display unit
KR200286991Y1 (en) Monitor protector circuit
KR100845839B1 (en) A circuit for suppling a heater with voltage of monitor
KR0183937B1 (en) Coincidence signal processing device
KR100208993B1 (en) An apparatus for instantaneously controlling a monitor of power-savings type
KR0134121Y1 (en) Power saving circuit
KR940000370Y1 (en) Beat synchronization generating circuit of teletext
KR970004083B1 (en) Monitor power saving system
KR20010027315A (en) External power synchronization method of CCD camera
KR0137713Y1 (en) High voltage stabilizing circuit in converting mode
KR0113186Y1 (en) Mode select circuit of multi-mode monitor
KR20010010648A (en) Apparatus and method for saturation providing of display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee