KR0134121Y1 - Power saving circuit - Google Patents
Power saving circuit Download PDFInfo
- Publication number
- KR0134121Y1 KR0134121Y1 KR2019960006417U KR19960006417U KR0134121Y1 KR 0134121 Y1 KR0134121 Y1 KR 0134121Y1 KR 2019960006417 U KR2019960006417 U KR 2019960006417U KR 19960006417 U KR19960006417 U KR 19960006417U KR 0134121 Y1 KR0134121 Y1 KR 0134121Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- power
- synchronization signal
- synchronizing signal
- discharge control
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3265—Power saving in display device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3218—Monitoring of peripheral devices of display devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
본 고안은 컴퓨터 시스템으로부터 입력되는 수평 동기신호 및 수직 동기신호에 따라 화면 출력장치의 절전 동작을 수행하는 것이다.The present invention is to perform the power saving operation of the screen output device in accordance with the horizontal synchronization signal and the vertical synchronization signal input from the computer system.
본 고안은 컴퓨터 시스템으로부터 입력되는 수평 동기신호 및 수직 동기신호에 따라 증폭/합성기가 방전 제어신호를 발생하여 합성 출력하고, 출력한 방전 제어신호에 따라 적분기가 전원을 적분 및 방전시키면서 동기신호의 검출신호를 출력하며, 적분기가 출력한 동기신호의 검출신호에 따라 스위칭 제어부가 포토스위치의 발광부에 인가되는 전원을 스위칭시켜 주전원의 공급을 제어함으로써 수평 동기신호 및 수직 동기신호의 레벨이 낮아도 컴퓨터 시스템의 동작에 따라 주전원을 정확하게 스위칭시킬 수 있다.According to the present invention, the amplification / synthesizer generates and outputs a discharge control signal according to the horizontal synchronizing signal and the vertical synchronizing signal input from the computer system, and the integrator detects the synchronizing signal while integrating and discharging the power according to the output discharge control signal. Outputs a signal, and the switching controller switches the power applied to the light emitting part of the photo switch according to the detection signal of the synchronization signal output by the integrator to control the supply of the main power, even though the level of the horizontal synchronization signal and the vertical synchronization signal is low. According to the operation of the main power can be switched accurately.
Description
제1도는 본 고안의 절전 제어 회로도이다.1 is a power saving control circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 방전 제어/합성부 2 : 적분기1: discharge control / synthesis unit 2: integrator
3 : 스위칭 구동부 4 : 포토 스위치3: switching driver 4: photo switch
HS : 수평 동기신호 VS : 수직 동기신호HS: Horizontal Sync Signal VS: Vertical Sync Signal
본 고안은 컴퓨터 시스템에 연결되어 컴퓨터 시스템에 입력 및 출력되는 소정의 데이터와 영상 등을 표시하는 모니터 등의 화면 출력장치에 있어서, 컴퓨터 시스템으로부터 입력되는 수평 동기신호 및 수직 동기신호에 따라 절전 동작을 수행하는 화면 출력장치의 절전 제어회로에 관한 것이다.The present invention is a screen output device such as a monitor connected to a computer system to display predetermined data and images input and output to the computer system, the power saving operation according to the horizontal synchronization signal and the vertical synchronization signal input from the computer system It relates to a power saving control circuit of a screen output device to perform.
일반적으로 컴퓨터 시스템에 연결되어 소정의 영상을 표시하는 화면출력장치는 많은 전력을 사용함은 물론 컴퓨터 시스템과 별도의 전원 스위치를 구비하여 전원을 온 및 오프시키는 것으로서 사용자가 컴퓨터 시스템의 사용을 완료하고, 전원을 오프할 경우에 사용자가 화면 출력장치의 전원을 오프시키지 않아 필요없이 전력이 소모되는 경우가 많이 발생한다.In general, a screen output device connected to a computer system to display a predetermined image uses a lot of power, and is provided with a power switch separate from the computer system to turn on and off the power. When the power is turned off, the user does not turn off the power of the screen output device so that power is often consumed without need.
그러므로 최근에는 컴퓨터 시스템으로부터 입력되는 수평 동기신호 및 수직 동기신호를 이용하여 컴퓨터 시스템의 동작 상태를 판단하고, 판단 결과 컴퓨터 시스템이 동작하지 않을 경우에 자동으로 주전원을 차단시켜 소비전력을 줄이는 절전 기능을 수행하도록 하고 있다.Therefore, recently, the operation state of the computer system is judged by using the horizontal synchronizing signal and the vertical synchronizing signal inputted from the computer system, and as a result, the power saving function reduces power consumption by automatically cutting off the main power when the computer system is not operated. I'm going to do it.
화면 출력장치의 절전 기능을 수행하기 위하여 종래에는 컴퓨터 시스템으로부터 입력되는 수평 동기신호 및 수직 동기신호를 직류 레벨로 변환하고, 이 직류 레벨로 포토 스위치를 직접 스위칭시켜 주전원의 공급을 제어하였다.In order to perform the power saving function of the screen output device, conventionally, the horizontal synchronizing signal and the vertical synchronizing signal inputted from the computer system are converted to the DC level, and the photo switch is directly switched to the DC level to control the supply of the main power.
그러나 상기한 종래의 기술을 컴퓨터 시스템으로부터 입력되는 수평 동기신호 및 수직 동기신호의 레벨이 높을 경우에 포토 스위치를 정확히 제어하여 주전원의 공급을 컴퓨터 시스템의 동작 여부에 따라 정확하게 스위칭시킬 수 있으나, 수평 동기신호 및 수직 동기신호의 레벨이 낮을 경우에는 포토스위치의 동작을 제어하는 직류 레벨이 낮아 주전원의 스위칭 동작에 에러가 발생하게 되는 문제점이 있었다.However, when the level of the horizontal synchronizing signal and the vertical synchronizing signal inputted from the computer system is high, the conventional technology can accurately control the photo switch to switch the supply of main power according to the operation of the computer system. When the level of the signal and the vertical synchronizing signal is low, there is a problem that an error occurs in the switching operation of the main power supply because the DC level controlling the operation of the photo switch is low.
따라서 본 고안의 목적은 컴퓨터 시스템으로부터 입력되는 수평 동기신호 및 수직 동기신호를 검출하여 정확히 절전 기능을 수행하는 화면 출력장치의 절전 제어회로를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a power saving control circuit of a screen output device that performs a power saving function by detecting a horizontal synchronization signal and a vertical synchronization signal input from a computer system.
이러한 목적을 달성하기 위한 본 고안의 화면 출력장치의 절전 제어회로는 컴퓨터 시스템으로부터 입력되는 수평 동기신호 및 수직 동기신호에 따라 증폭/합성기가 방전 제어신호를 발생하여 합성 출력하고, 출력한 방전 제어신호에 따라 적분기가 전원을 적분 및 방전시키면서 동기신호의 검출신호를 출력하며, 적분기가 출력한 동기신호의 검출신호에 따라 스위칭 제어부가 포토 스위치의 발광부에 인가되는 전원을 스위칭시켜 주전원의 공급을 제어하는 것을 특징으로 한다.In order to achieve the above object, the power saving control circuit of the present invention has a discharge control signal generated by amplifying / synthesizing the discharge control signal according to the horizontal synchronizing signal and the vertical synchronizing signal input from the computer system, and outputting the discharge control signal. The integrator outputs the detection signal of the synchronization signal while integrating and discharging the power, and the switching controller controls the supply of the main power by switching the power applied to the light emitting part of the photo switch according to the detection signal of the synchronization signal output by the integrator. Characterized in that.
이하, 첨부된 도면을 참조하여 본 고안의 화면 출력장치의 절전 제어회로를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the power saving control circuit of the screen output device of the present invention.
제1도는 본 고안의 절전 제어 회로도이다. 이에 도시된 바와 같이, 입력되는 수평 동기신호(HS) 및 수직 동기신호(VS)에 따라 방전 제어신호를 발생하고 합성하여 출력하는 콘덴서(C1,C2), 조항(R1,R2), 다이오드(D1∼D4) 및 트랜지스터(Q1,Q2)로 된 방전 제어/합성기(1)와, 동작전원을 적분하고 상기 방전 제어/합성기(1)의 출력신호에 따라 방전시킨 후 다시 적분하여 출력하는 저항(R3) 및 콘덴서(C3)로 된 적분기(2)와, 상기 적분기(2)의 출력신호 레벨이 미리 설정된 드레시홀드 레벨 이상일 경우에 구동 정지신호를 출력하는 저항(R5) 및 트랜지스터(Q3)로 된 스위칭 구동부(3)와 동작 전원에 따라 구동되어 부하에 주전원을 공급하고 상기 스위칭 구동부(3)의 출력신호에 따라 정지되어 주전원을 차단하는 포토 스위치(4)로 구성하였다.1 is a power saving control circuit diagram of the present invention. As shown therein, the capacitors C 1 and C 2 and the provisions R 1 and R 2 for generating, synthesizing and discharging the discharge control signal according to the input horizontal synchronizing signal HS and the vertical synchronizing signal VS. The discharge control / synthesizer 1 comprising diodes D 1 to D 4 and transistors Q 1 and Q 2 , and an operating power source, and discharged according to the output signal of the discharge control / synthesizer 1. An integrator 2 composed of a resistor R 3 and a capacitor C 3 which are integrated again and output, and a resistor for outputting a driving stop signal when the output signal level of the integrator 2 is equal to or greater than a preset threshold level ( A photo switch 4 which is driven according to the switching driver 3 consisting of R 5 and the transistor Q 3 and an operating power supply to supply the main power to the load, and stops according to the output signal of the switching driver 3 to block the main power. ).
상기에서 포토 스위치(4)는 발광부가 점등될 경우에 스위치가 접속되고, 도면의 설명중 미설명 부호 B+는 전원이고, R5는 포토 스위치(4)의 발광부로 흐르는 전류를 제한하는 저항이고, R6은 동작전원의 전류를 제한하기 위한 저항이며, D5는 다이오드이다.In the above, the photo switch 4 is connected to the switch when the light emitting part is turned on, reference numeral B + in the description of the drawing is a power source, and R 5 is a resistance for limiting the current flowing to the light emitting part of the photo switch 4. , R 6 is a resistor to limit the current of the operating power supply, and D 5 is a diode.
이와 같이 구성된 본 고안의 화면 출력장치의 절전 제어회로는 전원(B+)이 인가되면, 인가된 전원(B+)은 저항(R6) 및 다이오드(D5)를 통해 동작 전원으로 공급된다The power saving control circuit of the display output device of the subject innovation is constructed in this manner when the power source (B +) is applied, the applied power (B +) is supplied with operating power via the resistor (R 6) and a diode (D 5)
이와 같은 상태에서 수평 동기신호(HS) 및 수직 동기신호(VS)가 입력되면, 입력된 수평 동기신호(HS)는 증폭/합성부(1)의 콘덴서(C1) 및 저항(R1)을 통해 트랜지스터(Q1)의 베이스에 인가되므로 트랜지스터(Q1)는 수평 동기신호(HS)에 따라 온 및 오프를 반복하게 된다.When the horizontal synchronizing signal HS and the vertical synchronizing signal VS are input in such a state, the input horizontal synchronizing signal HS is applied to the capacitor C 1 and the resistor R 1 of the amplifier / synthesis unit 1 . Since the transistor Q 1 is applied to the base of the transistor Q 1 , the transistor Q 1 is repeatedly turned on and off according to the horizontal synchronization signal HS.
그리고 입력된 수직 동기신호(VS)도 콘덴서(C2) 및 저항(R2)을 통하고, 트랜지스터(Q2)의 베이스에 인가되므로 트랜지스터(Q1)도 수직 동기신호(VS)에 따라 온 및 오프를 반복하게 된다.Since the input vertical synchronizing signal VS is also applied to the base of the transistor Q 2 through the capacitor C 2 and the resistor R 2 , the transistor Q 1 is also turned on in accordance with the vertical synchronizing signal VS. And off.
여기서, 입력되는 수평 동기신호(HS) 및 수직 동기신호(VS)의 레벨이 저항(R6) 및 다이오드(D5)를 통해 공급되는 동작전원의 레벨보다 높을 경우에 다이오드(D1)(D2)가 온되어 상한 레벨을 제한하게 되고, 또한 접지 전위보다 낮은 마이너스 레벨일 경우에 다이오드(D3)(D4)가 온되어 접기 전위로 제한하게 된다.Here, if the level of the inputted horizontal synchronizing signal (HS) and vertical synchronizing signal (VS) higher than a resistance (R 6) and the level of the operating power supplied through the diode (D 5) the diode (D 1) (D 2 ) is turned on to limit the upper limit level, and when the negative level is lower than the ground potential, the diode D 3 (D 4 ) is turned on to limit the folding potential.
이와 같은 상태에서 저항(R6) 및 다이오드(D5)를 통한 동작전원은 적분기(2)의저항(R3)을 통해 콘덴서(C3)에 충전 즉, 적분되고, 수평 동기신호(HS) 및 수직 동기신호(VS)에 의해 트랜지스터(Q1)(Q2)가 온될 경우에 콘덴서(C3)의 충전 전위가 트랜지스터(Q1)(Q2)를 통해 방전되는 것을 반복하게 되면서 스위칭 구동부(3)의 저항(R4)을 통해 트랜지스터(Q3)의 베이스에 인가된다.In this state, the operating power through the resistor R 6 and the diode D 5 is charged, i.e., integrated into the capacitor C 3 through the resistor R 3 of the integrator 2, and the horizontal synchronizing signal HS. And when the transistors Q 1 and Q 2 are turned on by the vertical synchronization signal VS, the charging potential of the capacitor C 3 is repeatedly discharged through the transistors Q 1 and Q 2 . It is applied to the base of transistor Q 3 via resistor R 4 of (3).
여기서, 수평 동기신호(HS) 또는 수직 동기신호(VS)가 입력되어 트랜지스터(Q1)(Q2)의 베이스에 인가되는 전위가 그의 드레시홀드 전위 이하가 되게 적분기(2)의 적분 시정수를 설정하면, 수평 동기신호(HS) 또는 수직 동기신호(VS)가 입력될 경우에 트랜지스터(Q3)는 계속 오프상태를 유지하게 된다.Here, the integral time constant of the integrator 2 is input such that the horizontal synchronization signal HS or the vertical synchronization signal VS is input so that the potential applied to the base of the transistors Q 1 and Q 2 is equal to or less than its threshold potential. When set, the transistor Q 3 is kept off when the horizontal synchronizing signal HS or the vertical synchronizing signal VS is input.
그러면, 전원(B+)이 저항(R6), 다이오드(D5) 및 저항(R5)을 순차적으로 통해 포토 스위치(4)의 발광부에 인가되므로 발광부가 점등되고, 스위치가 접속되어 주전원이 부하에 공급된다.Then, the power source B + is applied to the light emitting unit of the photo switch 4 through the resistor R 6 , the diode D 5 , and the resistor R 5 sequentially so that the light emitting unit is turned on, and the switch is connected to the main power source. This load is supplied.
그리고 컴퓨터 시스템이 동작하지 않아 수평 동기신호(HS) 및 수직 동기신호(VS)가 모두 입력되지 않으면, 상기와는 반대로 트랜지스터(Q1)(Q2)가 계속 오프상태를 유지하게 되고, 트랜지스터(Q3)의 베이스에는 그의 드레시홀드 전위 이상이 인가되므로 전원(B+)이 저항(R6), 다이오드(D5), 저항(R5) 및 트랜지스터(Q3)를 순차적으로 통해 접지되고, 이로 인하여 포토 스위치(4)의 발광부가 점등되지 않고, 스위치가 접속되지 않아 주전원이 차단된다.If the horizontal synchronization signal HS and the vertical synchronization signal VS are not input because the computer system does not operate, the transistors Q 1 and Q 2 continue to be turned off in contrast to the above. Since the threshold potential or more is applied to the base of Q 3 ), the power source B + is sequentially grounded through the resistor R 6 , the diode D 5 , the resistor R 5 , and the transistor Q 3 , For this reason, the light emission part of the photo switch 4 does not light up, a switch is not connected and main power is cut off.
이상에서와 같이 본 고안은 컴퓨터 시스템으로부터 수평 동기신호 및 수직 동기신호가 입력되는 지를 검출하여 입력되지 않을 경우에 화면 출력장치의 주전원을 공급하지 않고, 필요없이 전력이 소모되는 것을 방지하는 것으로서 전원을 직접 적분하고, 포토 스위치에 인가되는 전원을 직접 스위칭시키면서 주전원의 공급을 제어하여 수평 동기신호 및 수직 동기신호의 레벨이 낮아도 컴퓨터 시스템의 동작에 따라 주전원을 정확하게 스위칭시킬 수 있다.As described above, the present invention detects whether the horizontal synchronizing signal and the vertical synchronizing signal are input from the computer system, and does not supply the main power of the screen output device when it is not input. By directly integrating and directly switching the power applied to the photo switch, the supply of the main power can be controlled to accurately switch the main power according to the operation of the computer system even when the level of the horizontal synchronizing signal and the vertical synchronizing signal is low.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960006417U KR0134121Y1 (en) | 1996-03-29 | 1996-03-29 | Power saving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960006417U KR0134121Y1 (en) | 1996-03-29 | 1996-03-29 | Power saving circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970055752U KR970055752U (en) | 1997-10-13 |
| KR0134121Y1 true KR0134121Y1 (en) | 1999-01-15 |
Family
ID=19452826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960006417U KR0134121Y1 (en) | 1996-03-29 | 1996-03-29 | Power saving circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0134121Y1 (en) |
-
1996
- 1996-03-29 KR KR2019960006417U patent/KR0134121Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970055752U (en) | 1997-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011625A (en) | Computer Power Supply Control | |
| US5812386A (en) | Power supply control method and corresponding circuit | |
| US6404145B1 (en) | Apparatus for and method of controlling backlight for liquid crystal display | |
| US5944830A (en) | Reducing power consumption in monitor by switching off heater power in power-off mode | |
| US7532251B2 (en) | Variable intensity illumination device with detection and control circuit for a front panel of a television apparatus | |
| KR0134121Y1 (en) | Power saving circuit | |
| US5555167A (en) | Power supply apparatus with a power-saving function | |
| KR970004082B1 (en) | Power saving circuit for display unit | |
| US8300041B2 (en) | LCD display and backlight apparatus and driving method thereof | |
| KR0123207Y1 (en) | Dpms display power management signaling circuit type control apparatus | |
| KR100216975B1 (en) | Illumination control method for inverter stand | |
| JPH07140438A (en) | Liquid crystal display device | |
| KR20040100061A (en) | Device for Extending Life Time and Saving Power In Liquid Crystal Display | |
| KR0121738B1 (en) | Ultra power saving circuit | |
| KR970004083B1 (en) | Monitor power saving system | |
| KR100598124B1 (en) | A power-saving circuit of a display system | |
| KR0150419B1 (en) | Power saving circuit | |
| KR0135893Y1 (en) | Power saving control device of low-current driving type of display apparatus | |
| JP2006236223A (en) | Interphone circuit power source power supply circuit | |
| KR200258769Y1 (en) | Power supply control device of reservation recording system | |
| KR970076194A (en) | Instantaneous control of power saving monitor | |
| KR940005071Y1 (en) | Horizontal deflection delay circuit | |
| KR0151490B1 (en) | Monitor power stabilization circuit | |
| KR20020008862A (en) | Power saving circuit when driving relay | |
| KR0166263B1 (en) | Power circuit in a monitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20100914 Year of fee payment: 13 |
|
| EXPY | Expiration of term |