KR0183937B1 - Coincidence signal processing device - Google Patents
Coincidence signal processing device Download PDFInfo
- Publication number
- KR0183937B1 KR0183937B1 KR1019960046330A KR19960046330A KR0183937B1 KR 0183937 B1 KR0183937 B1 KR 0183937B1 KR 1019960046330 A KR1019960046330 A KR 1019960046330A KR 19960046330 A KR19960046330 A KR 19960046330A KR 0183937 B1 KR0183937 B1 KR 0183937B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- unit
- phase
- synchronous
- detecting
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 31
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 230000010355 oscillation Effects 0.000 claims abstract description 12
- 238000001914 filtration Methods 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008450 motivation Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Synchronizing For Television (AREA)
Abstract
본 발명은 프리 런닝(Free Running)시에 중간주파수를 제어하는 동기신호 처리장치를 개시한다.The present invention discloses a synchronous signal processing apparatus for controlling an intermediate frequency at the time of free running.
본 발명에 따른 수평동기신호를 유입하여 정 또는 부극성의 구형파로 출력하는 폴라리티검출부, 위상조정신호와 전압제어발진을 하는 전압제어발진부의 출력신호를 유입하여 위상을 조정하는 위상조정부와 상기 위상조정부에서 출력하는 신호와 상기 구형파를 유입하여 위상을 검출하는 위상검출부를 포함하며 위상검출신호를 로우패스필터링하여 출력된 신호에 의해 전압제어발진하는 동기신호 처리장치에 있어서, 상기 폴라리티검출부에 접속되어 유입되는 동기신호 유무를 검출하여 검출신호를 출력하는 동기신호 검출부; 상기 동기신호검출부에서 동기검출신호가 유입되면 최소와 최대 주파수를 록킹시키며 동기검출신호가 없으면 중간주파수를 설정하여 상기 전압제어발진부에 출력하는 최소/중간주파수발진 제어부를 더 포함함을 특징으로 한다.A polarity detection unit for inputting a horizontal synchronizing signal according to the present invention and outputting a positive or negative square wave; a phase adjusting unit for adjusting the phase by inputting a phase adjusting signal and a voltage control oscillating unit for outputting an output signal; A synchronous signal processing apparatus comprising a signal output from an adjusting unit and a phase detecting unit for detecting a phase by introducing the rectangular wave and performing a voltage controlled oscillation by an output signal by low pass filtering the phase detecting signal, A synchronizing signal detecting unit for detecting the presence or absence of a synchronizing signal to be inputted and outputting a detecting signal; And a minimum / intermediate frequency oscillation controller which locks the minimum and maximum frequencies when the synchronous detection signal flows in the synchronous signal detector, and outputs an intermediate frequency when the synchronous detection signal is not present, to the voltage control oscillator.
상술한 바와 같이 본 발명에 따른 동기신호 처리장치는 PC에서 동기주파수가 유입되지 않을 때, 그래픽모드가 변하여 급격한 주파수 변동이 요구되더라도 중간주파수로 발진함으로써 외부 신호의 상태와 무관하게 안정되게 동작한다.As described above, the synchronous signal processing apparatus according to the present invention operates stably regardless of the state of an external signal by oscillating at an intermediate frequency even if a graphic mode is changed and a sudden frequency variation is required when a synchronous frequency is not inputted in a PC.
Description
본 발명은 중간주파수를 제어하는 동기신호 처리장치에 관한 것으로서, 특히 프리 런닝(Free Running)시에 중간주파수를 제어하는 동기신호 처리장치에 관한 것이다.The present invention relates to a synchronous signal processing apparatus for controlling an intermediate frequency, and more particularly to a synchronous signal processing apparatus for controlling an intermediate frequency during free running.
현재 PC(Personal Computer) 등에 접속되어 PC에서 전송하는 데이터를 디스플레이하는 모니터는 종류에 따라 다양한 모드의 그래픽 카드를 수용한다. 각 모드의 그래픽카드에서 사용하는 동기신호는 대략 30KHz 내지 100KHz 대역에서 동작하며, 수평동기신호를 처리하기 위한 동기신호 처리장치는 30KHz 내지 130KHz의 주파수 처리가 요구된다.Currently, a monitor connected to a personal computer (PC) or the like and displaying data transmitted from a PC accommodates graphic cards of various modes depending on the type. The synchronous signal used in the graphics card of each mode operates in the range of approximately 30 KHz to 100 KHz and the synchronous signal processor for processing the horizontal synchronous signal is required to process the frequency in the range of 30 KHz to 130 KHz.
예로서, 표 1은 각 그래픽 카드의 모드별 수평과 수직동기신호의 수평과 수직동기주파수를 나타낸다.For example, Table 1 shows the horizontal and vertical sync frequencies of the horizontal and vertical sync signals for each mode of the graphics card.
표 도 1은 종래의 동기신호처리 장치를 보이는 블록도이다.Table 1 is a block diagram showing a conventional synchronous signal processing apparatus.
도 1에서, 미도시된 PC로부터 동기신호가 유입되지 않으면 별도의 마이컴 또는 응용회로에서 프리런닝 주파수가 생성되어 동기신호 처리장치에 입력된다. 폴라리티(Polarity)검출부(10)는 프리런닝 주파수를 유입하여 정 또는 부극성의 구형파를 출력한다. 최소주파수제어부(13)는 최소 주파수 조정신호를 유입하여 최소 주파수로 조정하여 전압제어발진부(VCO)(16)를 제어하고 전압제어발진부(16)에서 출력되는 구형파 또는 톱니파를 위상조정부(14)에 출력한다. 위상조정부(14)는 위상조정신호와 전압제어발진부(16)의 출력신호를 유입하여 위상을 조정한 다음 위상검출부(12)에 출력한다. 위상검출부(12)는 상기 폴라리티검출부(10)에서 출력되는 정 또는 부극성의 구형파와 위상조정부(14)에서 출력되는 신호를 유입하여 로우패스필터(LPF)(15)에 출력하고 전압제어발진부(16)는 로우패스필터(15)로부터 출력되는 신호에 따라 주파수를 발진한다.1, if a synchronizing signal is not inputted from a PC (not shown), a free running frequency is generated in a separate microcomputer or an application circuit, and is input to the synchronizing signal processor. The polarity detecting unit 10 inputs a free running frequency and outputs a square wave of positive or negative polarity. The minimum frequency control unit 13 controls the voltage control oscillation unit (VCO) 16 by adjusting the minimum frequency adjustment signal to the minimum frequency and outputs a square wave or sawtooth wave output from the voltage control oscillation unit 16 to the phase adjustment unit 14 Output. The phase adjustment unit 14 receives the phase adjustment signal and the output signal of the voltage control oscillation unit 16, adjusts the phase, and outputs the phase adjustment signal to the phase detection unit 12. The phase detector 12 receives a positive or negative square wave output from the polarity detector 10 and a signal output from the phase adjusting unit 14 and outputs the signal to a low pass filter (LPF) 15, (16) oscillates the frequency according to the signal output from the low-pass filter (15).
표 1에 표시된 각 모드의 수평동기주파수에서 그래픽모드 변경시에 수평동기신호의 주파수가 급격하게 변하는 경우에서도 수평동기신호 처리장치가 정상적으로 동작해야하나, 주파수가 급변하면 동기신호처리 장치가 오동작될 소지가 있었다. 예를 들면, 수평출력 트랜지스터가 파괴되거나, 순간적으로 동기가 불안정한 상태가 되는 문제점이 있었다.Even if the frequency of the horizontal synchronizing signal suddenly changes at the time of changing the graphic mode at the horizontal synchronizing frequency of each mode shown in Table 1, the horizontal synchronizing signal processor must operate normally, but if the frequency suddenly changes, . For example, there is a problem that the horizontal output transistor is destroyed or the synchronization is momentarily unstable.
본 발명은 상기 문제점을 해결하기 위해 창출한 것으로서, 동기신호 처리장치에서 프리런닝 상태일 때, 프리런닝 주파수의 입력없이 중간주파수를 생성하여 이용함으로써 급격한 주파수 변경에 따른 오동작을 방지하는 동기신호 처리장치를 제공하는 데 목적이 있다.The present invention has been made in order to solve the above problems, and it is an object of the present invention to provide a synchronous signal processing apparatus and a synchronous signal processing method for preventing a malfunction due to a sudden change in frequency by generating and using an intermediate frequency without inputting a free running frequency, In order to solve the problem.
도 1은 종래의 동기신호처리 장치를 보이는 블록도이다.1 is a block diagram showing a conventional synchronous signal processing apparatus.
도 2는 본 발명에 따른 동기신호처리 장치를 보이는 블록도이다.2 is a block diagram showing a synchronous signal processing apparatus according to the present invention.
도 3은 도 2에 도시된 동기신호검출부의 세부 회로도이다.3 is a detailed circuit diagram of the synchronization signal detecting unit shown in FIG.
상기 목적을 달성하기 위한 본 발명에 따른 수평동기신호를 유입하여 정 또는 부극성의 구형파로 출력하는 폴라리티검출부, 위상조정신호와 전압제어발진을 하는 전압제어발진부의 출력신호를 유입하여 위상을 조정하는 위상조정부와 상기 위상조정부에서 출력하는 신호와 상기 구형파를 유입하여 위상을 검출하는 위상검출부를 포함하며 위상검출신호를 로우패스필터링하여 출력된 신호에 의해 전압제어발진하는 동기신호 처리장치에 있어서, 상기 폴라리티검출부에 접속되어 유입되는 동기신호 유무를 검출하여 검출신호를 출력하는 동기신호 검출부; 상기 동기신호검출부에서 동기검출신호가 유입되면 최소와 최대 주파수를 록킹시키며 동기검출신호가 없으면 중간주파수를 설정하여 상기 전압제어발진부에 출력하는 최소/중간주파수발진 제어부를 더 포함함을 특징으로 한다.A polarity detector for inputting a horizontal synchronizing signal according to the present invention and outputting a positive or negative square wave to achieve the above object; a phase adjusting unit for receiving an output signal of a phase adjusting signal and a voltage controlling oscillating unit for performing voltage- And a phase detector for detecting a phase by introducing the signal output from the phase adjustment unit and the phase of the square wave, the apparatus comprising: a low-pass filtering unit for performing low-pass filtering on a phase detection signal, A synchronization signal detection unit connected to the polarity detection unit and detecting the presence or absence of a synchronizing signal to be inputted and outputting a detection signal; And a minimum / intermediate frequency oscillation controller which locks the minimum and maximum frequencies when the synchronous detection signal flows in the synchronous signal detector, and outputs an intermediate frequency when the synchronous detection signal is not present, to the voltage control oscillator.
이하 첨부 도면을 참조하여 본 발명을 상세히 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 동기신호처리 장치를 보이는 블록도이다.2 is a block diagram showing a synchronous signal processing apparatus according to the present invention.
도 2에 도시된 장치는 폴라리티검출부(20), 위상검출부(21), 위상조정부(22), 로우패스필터부(23), 전압제어발진부(24), 동기신호검출부(25), 최소/중간주파수발진 제어부(26)를 포함한다.2 includes a polarity detecting unit 20, a phase detecting unit 21, a phase adjusting unit 22, a low pass filter unit 23, a voltage control oscillating unit 24, a synchronizing signal detecting unit 25, And an intermediate frequency oscillation control unit 26.
도 2의 구성에 따른 동작을 살펴보면, 폴라리티검출부(20)에 수평동기신호가 유입되면 도 1에서 상술된 바와 동일한 방법으로 최소/중간주파수발진 제어부(26)에서 최소주파수를 설정하여 전압제어발진부(24)를 제어하여 유입된 수평동기신호의 주파수에 록킹(Locking)되어 전압제어발진부(24)에서 동기신호주파수를 출력한다. 반면에 폴라리티검출부(20)에 유입되는 수평동기신호가 없을 경우에 수평동기신호검출부(26)는 동기가 검출된 신호를 출력하지 못하면, 최소/중간주파수발진 제어부(26)는 중간주파수로 설정하고 전압제어발진부(24)를 제어하여 발진하도록 한다. 즉, 동기신호가 있으면 정상 상태로 최소주파수와 최대주파수가 록킹하여 동작하고, 동기신호가 없으면 수평동기신호검출부(26)가 동작하여 중간주파수로 발진하게 된다.2, when the horizontal synchronization signal is input to the polarity detector 20, the minimum / intermediate frequency oscillation controller 26 sets the minimum frequency in the same manner as described above with reference to FIG. 1, (24), and is locked to the frequency of the inputted horizontal synchronizing signal, so that the voltage control oscillator (24) outputs the synchronizing signal frequency. On the other hand, when there is no horizontal synchronizing signal flowing into the polarity detecting unit 20, if the horizontal synchronizing signal detecting unit 26 can not output the synchronized detected signal, the minimum / intermediate frequency oscillating controlling unit 26 sets the intermediate frequency And controls the voltage-controlled oscillation unit 24 to oscillate. That is, if there is a synchronizing signal, the minimum frequency and the maximum frequency are locked and operated in a normal state. If there is no synchronizing signal, the horizontal synchronizing signal detecting unit 26 operates and oscillates at an intermediate frequency.
따라서, 동기신호가 없는 상태에서나 또는 급격하게 주파수가 변하는 그래픽모드에서도 중간주파수에서 최소주파수 또는 최고주파수로 쉽게 해당 주파수로 변동시켜 동작할 수 있으므로 안정된 동작을 한다.Therefore, even in a state where there is no synchronizing signal or in a graphical mode in which the frequency is suddenly changed, the operation can be performed by varying from the intermediate frequency to the minimum frequency or the highest frequency easily, and thus the operation is stable.
도 3은 도 2에 도시된 수평동기신호검출부의 세부 회로도이다.3 is a detailed circuit diagram of the horizontal synchronizing signal detecting unit shown in FIG.
도 3에 도시된 수평동기신호검출부의 회로를 살펴보면, 저항(R1)은 전원(VCC)과 TR(30)의 에미터간에 접속되고 TR(30)의 베이스와 TR(31)의 베이스가 공통으로 접속되고 저항(R2)는 TR(30)의 콜렉터와 TR(31)의 콜렉터간에 접속되며, TR(30)의 콜렉터와 TR(32)의 베이스가 접속되고 캐패시터(C1)는 TR(32)의 베이스와 접지간에 접속되고, 저항(R3)은 전원(VCC)과 TR(32)의 베이스에 접속되며 TR(32, 33)을 포함하는 차동증폭기(34)로 구성된다.3, the resistor R1 is connected between the power source VCC and the emitter of the TR 30, and the base of the TR 30 and the base of the TR 31 are connected in common The resistor R2 is connected between the collector of the TR 30 and the collector of the TR 31 and the collector of the TR 30 and the base of the TR 32 are connected and the capacitor C1 is connected to the collector of the TR 32 And the resistor R3 is connected to the power supply VCC and the base of the TR 32 and is constituted by a differential amplifier 34 including TRs 32 and 33. [
도 1에서, 로우레벨의 신호가 TR(30, 31)의 베이스에 유입되면 TR(30)이 온되고 TR(31)은 오프되어 TR(30)을 흐르는 전류는 캐패시터(C1)에 충전됨에 따라 TR(32)의 베이스에 하이레벨이 인가되어 도통함으로써 출력신호는 로우레벨이 된다. 한편, 정극성의 동기입력신호의 하이전압레벨이 TR(30, 31)의 베이스에 유입되면 TR(30)이 오프되고 TR(31)은 온되어 캐패시터(C1)에 충전된 전하는 TR(31)을 통하여 방전되어 TR(32)의 베이스의 전압이 로우레벨로 되어 TR(32, 33)로 구성되는 차동증폭기(34)의 출력신호는 하이레벨이 된다. 따라서, 정 또는 부극성의 동기입력신호가 유입되면 동기신호 입력 듀티(Duty)가 수평주기 펄스폭보다 매우 작기 때문에 캐패시터에 충방전에 의하여 동기신호 유,무를 확인할 수 있다.1, when a low level signal flows into the bases of the TRs 30 and 31, the TR 30 is turned on and the TR 31 is turned off, so that the current flowing through the TR 30 is charged to the capacitor C1 The high level is applied to the base of the TR 32, and the output signal becomes low level. On the other hand, when the high voltage level of the positive synchronous input signal flows into the base of the TRs 30 and 31, the TR 30 is turned off and the TR 31 is turned on to charge the capacitor C1 to the TR 31 The voltage of the base of the TR 32 becomes low level and the output signal of the differential amplifier 34 composed of the TR 32 and 33 becomes high level. Therefore, if a positive or negative synchronous input signal flows, the duty of inputting the synchronizing signal is much smaller than the width of the horizontal period pulse, so that the presence or absence of the synchronizing signal can be confirmed by charging and discharging the capacitor.
상술한 바와 같이 본 발명에 따른 동기신호 처리장치는 PC에서 동기주파수가 유입되지 않을 때, 그래픽모드가 변하여 급격한 주파수 변동이 요구되더라도 중간주파수로 발진함으로써 외부 신호의 상태와 무관하게 안정되게 동작한다.As described above, the synchronous signal processing apparatus according to the present invention operates stably regardless of the state of an external signal by oscillating at an intermediate frequency even if a graphic mode is changed and a sudden frequency variation is required when a synchronous frequency is not inputted in a PC.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046330A KR0183937B1 (en) | 1996-10-16 | 1996-10-16 | Coincidence signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046330A KR0183937B1 (en) | 1996-10-16 | 1996-10-16 | Coincidence signal processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980027531A KR19980027531A (en) | 1998-07-15 |
| KR0183937B1 true KR0183937B1 (en) | 1999-04-15 |
Family
ID=19477722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960046330A KR0183937B1 (en) | 1996-10-16 | 1996-10-16 | Coincidence signal processing device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0183937B1 (en) |
-
1996
- 1996-10-16 KR KR1019960046330A patent/KR0183937B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980027531A (en) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5657089A (en) | Video signal processing device for sampling TV signals to produce digital data with interval control | |
| CA2010265A1 (en) | Phase-locked loop apparatus | |
| KR960012710A (en) | Voltage-controlled oscillator without resistor | |
| KR0183937B1 (en) | Coincidence signal processing device | |
| GB2258960A (en) | Power saving frequency synthesiser with fast pull-in feature | |
| US7016450B2 (en) | Clock recovery circuit and related methods | |
| JPH10143133A (en) | Osd device | |
| KR200246536Y1 (en) | Phase-synchronous loop circuit using voltage controlled oscillation inhibit signal | |
| JPH086546A (en) | Display control method for on-screen display and control device therefor | |
| JPH05303444A (en) | Clock signal feeder | |
| KR970031809A (en) | Image display device and method for synchronizing clock signal with horizontal frequency of input signal | |
| JPH06290281A (en) | Microprocessor | |
| KR970056905A (en) | Horizontal synchronous circuit | |
| KR950001436B1 (en) | Reference pulse generated circuit | |
| KR100219537B1 (en) | Apparatus for processing horizontal synchronous signals | |
| KR920004394B1 (en) | Stand-by circuit of monitor using pll | |
| KR100277041B1 (en) | Mode search device | |
| JPH1013224A (en) | Pll circuit | |
| JPH0458614A (en) | Pll synthesizer | |
| KR930002150Y1 (en) | Vertical synchronizing circuit for display monitor | |
| KR960001534B1 (en) | Phase detecting circuit | |
| JP2003078353A (en) | Sine-wave generating circuit and for apparatus driving vibrator employing the sine-wave generating circuit | |
| KR20000015002U (en) | Frequency Hopping System | |
| KR920006946B1 (en) | Vertical-sync signal auto-control circuit | |
| JPH03242017A (en) | High speed stabilized voltage controlled oscillation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |