KR940000370Y1

KR940000370Y1 - Beat synchronization generating circuit of teletext

Info

Publication number: KR940000370Y1
Application number: KR2019880010589U
Authority: KR
Inventors: 유수근
Original assignee: 주식회사 금성사; 최근선
Priority date: 1988-06-30
Filing date: 1988-06-30
Publication date: 1994-01-20
Also published as: KR900002083U

Abstract

내용 없음.No content.

Description

Teletext bit synchronization generator

제1도는 종래 텔레텍스트 비트동기 발생회로도.1 is a conventional teletext bit synchronization generating circuit diagram.

제2도는 복합영상신호에 잡음이 없을때의 제1도 각부 입출력 파형도.2 is a block diagram of input and output waveforms of FIG. 1 when there is no noise in a composite video signal.

제3도는 복합영상신호에 잡음이 있을때의 제1도 각부 입출력 파형도.3 is a block diagram of input and output waveforms of FIG. 1 when there is noise in a composite video signal.

제4도는 본 고안 텔레텍스트 비트동기 발생회로도.4 is a diagram of a teletext bit synchronization generating device of the present invention.

제5도는 복합영상신호에 잡음이 포함되었을때의 제4도 각부입출력 파형도.FIG. 5 is a diagram of input and output waveforms of FIG. 4 when noise is included in a composite video signal.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 : 버퍼수단 101 : 동기신호 검출수단100: buffer means 101: synchronization signal detection means

102 : 비트동기 발생수단 103 : 바이어스 발생수단102: bit synchronization generating means 103: bias generating means

본 고안은 텔레텍스트의 비트동기 발생에 관한 것으로, 특히 입력 복합영상신호에 실려있는 비트동기신호 검출시 비트동기 앞부분에 실려있는 칼라버스트신호와 잡음에 의하여 비트동기가 오검출을 것을 방지하기 위한 텔레텍스트의 비트동기 발생회로에 관한 것이다.The present invention relates to the generation of bit synchronization in teletext. In particular, when detecting the bit synchronization signal included in the input composite video signal, the teleburst for preventing the false detection of the bit synchronization due to the color burst signal and noise contained in the front part of the bit synchronization It relates to a bit synchronization generating circuit of text.

종래 텔레텍스트 비트동기 발생회로는 첨부된 도면 제1도에 도시된 바와같이, 입력 텔레텍스트가 실려 있는 복합영상신호(CVS)를 버퍼링하여 출력하는 트랜지스터(Q1) 및 저항(R1)을 포함하는 버퍼부(1)와, 상기 버퍼부(1)에서 버퍼링된 복합영상신호에서 2.82㎒의 동기신호를 검출하여 출력하는 코일(L1), 콘덴서(C1), (C2) 및 저항(R2)을 포함하는 동기신호 검출부(2)와, 상기 동기신호 검출부(2)에서 검출된 동기신호에서의 직류성분을 제거하고 이를 접지전위와 비교하여 비트동기를 발생하는 콘덴서(C3), 저항(R3), (R4) 및 비교기(CP1)로 된 비트동기 발생부(3)로 구성되어 있다.The conventional teletext bit synchronization generating circuit includes a buffer including a transistor Q1 and a resistor R1 for buffering and outputting a composite image signal CVS on which an input teletext is loaded, as shown in FIG. And a coil (L1), a capacitor (C1), a capacitor (C2), and a resistor (R2) for detecting and outputting a 2.82 MHz synchronization signal from the composite video signal buffered by the buffer unit (1). A capacitor C3, a resistor R3, (R4) which removes a DC component in the synchronization signal detected by the synchronization signal detection unit 2 and compares it with the ground potential to generate a bit synchronization. And a bit synchronization generating section 3 composed of a comparator CP1.

상기에서 텔레텍스트는 복합영상신호의 21번째 수직귀선귀간 즉, 칼라버스트신호 다음에 비제로 복귀(Non Return to Zero)방식으로 실리게 된다.In the above description, the teletext is loaded in a non return to zero mode after the 21st vertical retracement of the composite video signal, that is, the color burst signal.

이때 텔레텍스트의 앞부분은 동기신호로, 이 동기신호를 제1도의 비트동기 발생회로로 검출하여 비트동기신호를 발생시키게 된다.At this time, the front part of the teletext is a synchronization signal, and the synchronization signal is detected by the bit synchronization generation circuit of FIG. 1 to generate a bit synchronization signal.

이를 제1도 내지 제3도를 참조하여 설명하면 다음과 같다.This will be described with reference to FIGS. 1 to 3 as follows.

먼저 제2a도와 같은 텔레텍스트가 실려있는 복합영상신호(CVS)가 잡음이 없이 버퍼부(1)에 입력되면 상기 버퍼부(1)의 트랜지스터(Q1)는 입력된 복합영상신호를 버퍼링하여 동기신호 검출부(2)의 트랜지스터(Q2)를 스위칭하게 된다.First, when the composite image signal CVS carrying the teletext as shown in FIG. 2A is input to the buffer unit 1 without noise, the transistor Q1 of the buffer unit 1 buffers the input composite image signal to synchronize the signal. The transistor Q2 of the detector 2 is switched.

이에 따라 상기 트랜지스터(Q2)이 콜렉터에 접속된 코일(L1) 및 콘덴서(C1)의 탱크회로는 트랜지스터(Q2)의 스위칭에 따라 입력 복합영상신호중에서 제2b도와 같은 2.82㎒ 성분인 비트동기신호를 검출하여 비트동기 발생부(3)에 입력하게 된다.Accordingly, the tank circuits of the coil L1 and the condenser C1, in which the transistor Q2 is connected to the collector, output a bit synchronous signal having a 2.82 MHz component as shown in FIG. 2B in the input composite video signal according to the switching of the transistor Q2. It detects and inputs it to the bit synchronization generator 3.

따라서 상기 비트동기 발생부(3)의 콘덴서(C3)는 동기신호 검출부(2)에서 검출된 동기신호중의 직류성분을 제거하여 비교기(CP1)의 비반전단자(+)에 입력하게 된다.Therefore, the capacitor C3 of the bit sync generator 3 removes the DC component of the sync signal detected by the sync signal detector 2 and inputs the non-inverting terminal + of the comparator CP1.

상기 비교기(CP1)는 콘덴서(C3)를 통해 비반전단자(+)에 입력된 동기신호와 그의 반전단자(-)로 입력되는 접지전위와를 비교하여 제2c도와 같은 원하는 비트동기를 발생하게 된다.The comparator CP1 compares the synchronization signal inputted to the non-inverting terminal (+) through the capacitor C3 with the ground potential inputted to the inverting terminal thereof (−) to generate desired bit synchronization as shown in FIG. 2C. .

그러나 제3a도와 같이 텔레텍스트가 실려있는 복합영상신호(CVS)가 잡음이 첨가된 상태로 버퍼부(1)에 입력되면 상기 버퍼부(1)의 트랜지스터(Q1)는 입력된 복합영상신호를 버퍼링하게 됨으로써, 2.8㎒ 근방의 잡음까지도 버퍼링되어 동기신호 검출부(2)의 트랜지스터(Q2)를 스위칭하게 된다.However, when the composite image signal CVS carrying the teletext is input to the buffer unit 1 with noise added as shown in FIG. 3A, the transistor Q1 of the buffer unit 1 buffers the input composite image signal. As a result, even the noise in the vicinity of 2.8 MHz is buffered to switch the transistor Q2 of the synchronization signal detection unit 2.

이에 따라 상기 트랜지스터(Q2)의 콜렉터에 접속된 코일(L1) 및 콘덴서(C1)의 탱크회로는 트랜지스터(Q2)의 스위칭에 따라 입력 복합영상신호중에서 제3b도와 같은 2.82㎒ 근방의 잡음까지 검출하여 비트동기 발생부(3)에 입력하게 된다.Accordingly, the tank circuit of the coil L1 and the capacitor C1 connected to the collector of the transistor Q2 detects up to 2.82 MHz of noise from the input composite video signal near the 2.82 MHz signal in accordance with the switching of the transistor Q2. It is input to the bit synchronization generator 3.

상기 비교기(CP1)는 콘덴서(C3)를 통해 비반전단자(+)에 입력된 동기신호와 그의 반전단자(-)로 입력되는 접지전위와를 비교하여 제3c도와 같이 잡음이 포함된 비트동기를 발생하게 된다.The comparator CP1 compares the synchronization signal inputted to the non-inverting terminal (+) through the capacitor C3 and the ground potential inputted to the inverting terminal thereof (−) to obtain a bit synchronous including noise as shown in FIG. 3c. Will occur.

그러나, 이와같이 종래 텔레텍스트 비트동기 발생회로는 텔레텍스트가 실려있는 복합영상신호가 잡음이 없이 수신되면 버퍼부, 동기 신호 검출부 및 비트동기발생부가 순차통해 원하는 비트동기를 얻을 수 있지만 복합영상신호에 잡음이 포함된 경우에는 그 잡음까지 버퍼링 검출되므로 원하는 비트동기를 얻을 수 없게 되는 문제점이 있었다.However, in the conventional teletext bit synchronization generating circuit, if the complex video signal containing the teletext is received without noise, the buffer unit, the sync signal detecting unit, and the bit synchronization generating unit can sequentially obtain the desired bit synchronization. In this case, since the noise is buffered and detected, the desired bit synchronization cannot be obtained.

따라서 본 고안의 목적을 달성하기 위한 수단은 복합영상신호를 잡음이 실려들어올 경우 그실려들어오는 잡음만을 바이어스수단을 통해 바이어스시켜 원하는 비트동기를 발생하도록 텔레텍스트의 비트동기 발생회로를 제공함에 있다.Therefore, a means for achieving the object of the present invention is to provide a bit synchronization generating circuit of the teletext to generate a desired bit synchronization by biasing only the incoming noise through the bias means when the composite image signal is introduced into the noise.

이와 같이 본 고안의 목적을 달성하기 위한 수단은 복합영상신호를 버퍼링하는 버퍼수단과, 상기 버퍼수단을 통한 복합영상신호에서 비트동기를 검출하는 동기신호 검출수단과, 상기 동기신호 검출된 동기신호와 기준신호와를 비교하여 그 결과에 따라 비트동기를 발생하는 비트동기 발생수단에 있어서, 상기 동기신호검출수단으로 입력되는 버퍼수단의 비트동기가 일정레벨 이하일 경우 동기신호 검출수단을 제어하여 비트동기를 바이어스시키는 바이어스 발생수단을 포함하여 구성함으로서 달성되는 것으로, 이하 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.As described above, the means for achieving the object of the present invention is a buffer means for buffering a composite video signal, a synchronization signal detection means for detecting bit synchronization in the composite video signal through the buffer means, and the synchronization signal detected and A bit synchronous generating means for generating bit synchronous according to a result by comparing with a reference signal, wherein the bit synchronous signal detecting means is controlled by controlling the synchronous signal detecting means when the bit synchronous of the buffer means input to the synchronous signal detecting means is below a predetermined level. It is achieved by including a bias generating means for biasing, when described in detail with reference to the accompanying drawings of the present invention as follows.

제4도는 본 고안 텔레텍스트 비트동기 발생회로도로서, 이에 도시한 바와같이, 입력된 잡음이 포함된 복합영상신호(CVS)를 버퍼링 하는 트랜지스터(Q1), 저항(R1)으로 된 버퍼수단(100)과, 상기 버퍼수단(100)을 통한 잡음이 포함된 복합영상신호(CVS)에서 비트동기를 검출하는 트랜지스터(Q2), 코일(L1), 콘덴서(C1), (C2)및 저항(R2)으로 된 동기신호 검출수단(101)과, 상기 동기신호 검출수단(101)에 입력된 비트동기가 일정레벨 이하일 경우 그 동기신호 검출수단(101)의 트랜지스터(Q2)를 제어하여 비트동기를 제거하는 콘덴서(C3), 저항(R3)및 다이오드(D1), (D2)로 된 바이어스수단(103)과, 상기 바이어스 발생수단(103)에 의해 동기검출수단(101)에서 잡음이 제거된 비트동기를 입력받아 기준신호와의 비교결과로 비트동기를 발생하는 콘덴서(C4), 저항(R4), (R5)및 비교기(CP1)로 된 비트동기 발생수단(102)으로 구성한다.4 is a diagram of a teletext bit synchronization generating device of the present invention, and as shown therein, a buffer means (100) comprising a transistor (Q1) and a resistor (R1) for buffering a composite video signal (CVS) including an input noise. And transistors Q2, coils L1, capacitors C1, C2, and resistors R2 that detect bit synchronization in the composite image signal CVS including noise through the buffer means 100. The condenser which controls the transistor Q2 of the synchronous signal detecting means 101 when the synchronous signal detecting means 101 and the bit synchronously inputted to the synchronous signal detecting means 101 are below a predetermined level. A bias means 103 composed of (C3), a resistor (R3) and a diode (D1), (D2), and a bit synchronous in which noise is removed from the synchronous detection means (101) by the bias generating means (103). Capacitor (C4), resistor (R4), (R5) and comparator (CP1) to generate bit synchronization as a result of comparison with the reference signal. The bit synchronization generating unit 102 is configured.

이와같이, 구성된 본 고안의 작용, 효과를 제5도를 참조하여 상세히 설명하면 다음과 같다.Thus, the operation, the effect of the present invention is described in detail with reference to FIG.

입력된 복합영상신호(CVS)가 버퍼수단(100)의 트랜지스터(Q1)를 통해 제5b도와 같이, 버퍼링되어 동기신호 검출수단(101)에 구성된 트랜지스터(Q2)의 베이스에 입력된다.The input composite video signal CVS is buffered as shown in FIG. 5B through the transistor Q1 of the buffer means 100 and input to the base of the transistor Q2 configured in the synchronization signal detecting means 101.

즉, 제5a도와 같이, 잡음이 포함된 버퍼수단(100)의 트랜지스터(Q1)의 베이스에 입력되어 콜렉터를 통해 동기신호 검출수단(101)의 트랜지스터(Q2)의 베이스에 입력되래는 0.5V가 바이어스된 제5b도와 같은 신호인 복합영상신호가 된다.That is, as shown in FIG. 5A, 0.5V inputted to the base of the transistor Q1 of the buffer means 100 including the noise and input to the base of the transistor Q2 of the synchronization signal detecting means 101 through the collector is The composite image signal is the same as the biased fifth signal.

상기 트랜지스터(Q2)의 베이스에 입력된 복합영상신호가 0.6V보다 낮을때는 전원단자(Vcc)의 전압이 바이어스 발생수단(103)의 다이오드(D1), (D2)를 통해 트랜지스터(Q2)의 에미터에 걸리게 됨으로써, 그 트랜지스터(Q2)의 에미터에는 상이한 다이오드(D1), (D2)에 의하여 OV이하로 내려가지 않으므로 그 트랜지스터(Q2)의 에미터에서는 제5c도와 같은 컬러버스트 잡음이 제거된 비트동기신호가 나타나므로 트랜지스터(Q2)는 오프된다.When the composite image signal input to the base of the transistor Q2 is lower than 0.6V, the voltage of the power supply terminal Vcc is the emi of the transistor Q2 through the diodes D1 and D2 of the bias generating means 103. And the emitter of the transistor Q2 is not lowered below OV by different diodes D1 and D2. Transistor Q2 is turned off because the bit synchronous signal appears.

즉, 복합영상신호(CVS)에서의 잡음이 포함된 구간에서는 동기신호 검출수단(101)의 트랜지스터(Q2)는 바이어스 발생수단(103)의 다이오드(D1), (D2)에 의해 오프된다.That is, in the section including the noise of the composite video signal CVS, the transistor Q2 of the synchronization signal detecting unit 101 is turned off by the diodes D1 and D2 of the bias generating unit 103.

따라서 상기한 버퍼수단(100)의 트랜지스터(Q1)를 통해 버퍼링된 제5b도와 같은 복합영상신호가 동기신호 검출수단(101)의 트랜지스터(Q2)의 콜렉터에 나타날때는 비트동기의 앞부분(칼라버스트 잡음)이 제거된 상태로 비트동기 발생수단(102)에 입력된다.Therefore, when the composite video signal buffered through the transistor Q1 of the buffer means 100 is shown in the collector of the transistor Q2 of the sync signal detecting means 101, the front part of the bit sync (color burst noise). ) Is input to the bit synchronization generating unit 102 in a state in which.

상기 비트동기 발생수단(102)의 콘덴서(C4)는 동기신호 검출수단(101)에서 검출된 동기신호중의 직류성분을 제거하여 제5d도와 같은 동기신호를 비교기(CP1)의 비반전단자(+)에 입력하게 된다.The condenser C4 of the bit synchronous generating means 102 removes the direct current component among the synchronous signals detected by the synchronous signal detecting means 101 and supplies the synchronous signal as shown in FIG. 5d to the non-inverting terminal (+) of the comparator CP1. Will be entered.

상기 비교기(CP1)는 콘덴서(C4)를 통해 비반전단자(+)에 입력된 동기신호와 그의 반전단자(-)로 입력되는 접지전위와를 비교하여 비트동기신호 앞에 잡음이 제거된 비트동기신호를 발생하게 된다.The comparator CP1 compares the synchronization signal inputted to the non-inverting terminal (+) through the capacitor C4 with the ground potential inputted to the inverting terminal thereof (−) to remove the noise in front of the bit synchronization signal. Will occur.

상기에서 바이어스 발생수단(103)의 저항(R3), 콘덴서(C3), 디이오드(D1)는 동기신호 검출수단(101)의 트랜지스터(Q1)의 베이스와 에미터간의 전압을 발생시키는 것이며, 다이오드(D2)는 트랜지스터(Q2)의 에미터가 0V이하로 내려갈때만 동작시키기 위한 것이고, 트랜지스터(Q2)의 베이스가 0.6V이상이 되면 트랜지스터(Q2)는 대역통과 필터기로 동작을 하게 된다.In the above, the resistor R3, the capacitor C3, and the diode D1 of the bias generating means 103 generate a voltage between the base and the emitter of the transistor Q1 of the synchronizing signal detecting means 101, and a diode (D2) is intended to operate only when the emitter of transistor Q2 falls below 0V. When the base of transistor Q2 becomes 0.6V or more, transistor Q2 operates as a bandpass filter.

이상에서 상세히 설명한 바와같이, 본 고안에 따르면 입력 복합영상신호에 잡음이 실려들어올 경우 그 실려들어오는 잡음만을 바이어스수단을 통해 바이어스시키게 됨으로써, 비트동기의 오검출을 방지하고 원하는 비트 동기를 얻을 수 있는 효과가 있다.As described in detail above, according to the present invention, when noise is introduced into the input composite video signal, only the incoming noise is biased through the biasing means, thereby preventing false detection of bit synchronization and obtaining desired bit synchronization. There is.

Claims

Buffer means for buffering a composite video signal, synchronization signal detection means for detecting bit synchronization in the composite video signal through the buffer means, and comparison of the synchronization signal detected with the reference signal with the reference signal according to the result A bit synchronization generating means for generating a signal comprising: bias generating means for controlling the synchronization signal detecting means to bias the bit synchronization when the bit synchronization of the buffer means input to the synchronization signal detection means is below a predetermined level. Teletext bit synchronization generator circuit.

2. The bias generating means according to claim 1, wherein the bias generating means includes a resistor (R3), a capacitor (C3) and a diode (D1) for generating a voltage between the emitter and the base of the transistor Q2 of the synchronization signal detecting means, and the synchronization signal detecting means. And a diode (D2) for operating when the emitter of the transistor of < RTI ID = 0.0 > 0V < / RTI >