KR920004394B1 - Pll를 이용한 모니터의 스텐-바이 회로 - Google Patents

Pll를 이용한 모니터의 스텐-바이 회로 Download PDF

Info

Publication number
KR920004394B1
KR920004394B1 KR1019890017160A KR890017160A KR920004394B1 KR 920004394 B1 KR920004394 B1 KR 920004394B1 KR 1019890017160 A KR1019890017160 A KR 1019890017160A KR 890017160 A KR890017160 A KR 890017160A KR 920004394 B1 KR920004394 B1 KR 920004394B1
Authority
KR
South Korea
Prior art keywords
horizontal
power supply
circuit
output
signal
Prior art date
Application number
KR1019890017160A
Other languages
English (en)
Other versions
KR910010289A (ko
Inventor
하용수
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019890017160A priority Critical patent/KR920004394B1/ko
Publication of KR910010289A publication Critical patent/KR910010289A/ko
Application granted granted Critical
Publication of KR920004394B1 publication Critical patent/KR920004394B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

PLL를 이용한 모니터의 스텐-바이 회로
제 1 도는 종래의 회로도
제 2 도는 본 발명에 따른 스텐-바이 회로
제 3 도는 제 2 도를 설명하기 위한 동작상태 테이블
* 도면의 주요부분에 대한 부호의 설명
10 : 전원회로 18 : 신호감지부
20 : 전원제어부 22 : 수직출력회로
24 : 수평드라이브 26 : 수평출력회로
본 발명은 모니터의 스텐-바이(STAND-BY)회로에 관한 것으로, 특히 PLL(P HASE LOCKED LOOP)를 이용하는 모니터의 스텐바이 회로에 관한 것이다.
현재의 모니터에는 컴퓨터의 신호(영상신호)가 없는 경우 전력손실이 큰 수평출력회로, 수직출력회로의 전원을 단속하기 위한 스텐바이 회로를 가지고 있다.
제 1 도는 상기와 같은 목적을 수행하기 위한 종래의 모니터 스텐바이 회로도로서, 전원콘넥터(1)로부터의 전원을 소정레벨로 다운시키는 트랜스(T)의 출력단자에 정류기(2)와 평활캐패시터(3)가 접속되어 있다.
상기 정류기(2)로부터의 전원전압은 컴퓨터로부터 제공되는 수평동기신호를 감지하는 신호감지회로(5)의 전원으로 제공된다. 이때 상기 신호감지회로(5)는 컴퓨터로부터 제공되는 수평동기신호의 유무를 검지하여 그에 따른 제어신호를 릴레이 구동부(6)로 출력한다.
상기 릴레이 구동부(6)는 상기 신호감지회로(5)의 출력에 따라 구동되어 전원콘넥터(1)와 세트파워 공급기(7) 사이에 접속된 스위치(S1)(S2)를 스위칭하게 되어 있다. 이때 세트파워 공급기(7)란 전원콘넥터(1)로부터 입력되는 교류전압을 직류전원으로 변환하여 모니터내 모든 각부의 전원을 공급하는 파워서플라이이다.
따라서 상기와 같은 회로는 신호감지회로(5)가 입력라인(4)으로 신호(H-SYNC)가 입력되면 릴레이구동부(6)를 제어하여 스위치(S1)(S2)를 온 하도록 하고, 신호가 없는 경우 오프시키어 전원을 제어도록 되어 있다.
그러나 상기와 같은 종래의 회로는 릴레이등을 사용하여 모니터의 메인전원을 단속함으로써, 신호감지부의 동작을 위해 별도의 전원부가 구성되어야 하는 문제가 있고, 모니터의 메인 전원을 제어함으로 모니터의 수명단축을 야기시킬 수도 있었다.
따라서 본 발명의 목적은 PLL를 사용하여 컴퓨터로부터의 영상입력유무를 검출하고, 상기 검출상태에 따라 수직, 수평 출력회로의 전원을 단속하는 회로를 제공함에 있다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제 2 도는 본 발명에 따른 회로도로서, 소정 레벨의 직류전압을 출력하는 전원회로(10)와, 컴퓨터로부터의 수평동기신호를 입력하는 수평신호 입력단자(28)와, 전원공급전압(B+)의 입력에 의해 동작되어 수직펄스 출력하는 수직출력회로(22)와, 전원공급전압(B+)의 입력에 의해 동작되며, 소정의 수평주파수가 입력시 이를 드라이브 하는 수평드라이브(24)와, 상기 수평드라이브(24)에서 출력되는 수평드라이브 신호에 의해 수평펄스를 출력하는 수평출력회로(26)와, 상기 전원회로(10)의 출력단자와 상기 수평드라이브(24), 수직출력회로(22)의 전원단자 사이에 접속되며 전원제어신호 입력에 의해 스위칭되어 상기 전원회로(10)의 출력을 상기 수평드라이브(24), 수직출력회로(22)의 전원으로 제공하는 전원단속부(20)와, 적어도 2개의 입력단자가 상기 단자(18)와 상기 수평출력회로(26)의 출력단에 접속되며, 상기 두입력을 비교하여 수평동기신호(H-SYNC)의 입력 판별신호를 상기 전원단속부(20)의 전원제어신호로 출력하는 동시에, 수평드라이브 펄스를 상기 수평드라이브(24)에 입력시키는 신호감지부(18)로 구성된다.
상기 제 2 도의 구성중 전원단속부(20)는 상기 전원회로(10)의 출력단으로부터 수직출력회로(22) 및 수평 드라이브(24)의 전원단자에 전원스위칭 패스용 트랜지스터(Q2)가 접속되고, 상기 전원회로(10)의 출력과 접지사이에 저항(R1), 다이오드(D1), 저항(R2)가 직렬접속되어 소정의 전압을 상기 트랜지스터(Q2)로 공급도록 접속되며, 상기 전원회로(10)의 출력단자와 접지사이에 트랜지스터(Q1) 및 저항(R3)가 접속되고, 상기 저항(R3)로부터 저항(R2)로 다이오드(D2)가 접속되며, 전원전압을 입력하는 저항(R4) 및 제어신호를 입력하는 제나다이오드(D3)와 저항(R5)가 상기 트랜지스터(Q1)의 베이스에 접속되어 구성된다. 그리고 신호감지부(18)는 위상비교기(Phase Comparator : 이하 PC)(12)와 전압제어 발진기(Voltage Controlled Osc : 이하 VCO)로 구성된 PLL과 로우패스필터(16)로 구성된다.
제 3 도는 제 2 도의 동작을 설명하기 위한 동작테이블이다. 우선 수평출력회로(26)로부터 수평출력이 출력되고, 단자(28)로 컴퓨터로부터 출력되는 수평동기신호(H-SYNC)가 입력되는 정상상태라 가정하에 설명한다.
상기와 같은 상태에서는 전원회로(10)로부터 출력되는 전압(B+)는 저항(R1)을 통하여 다이오드(D1), 저항(R2)를 거쳐서 전류가 흘러 트랜지스터(Q2)는 "온"이 된다. 따라서 수직출력회로(22) 및 수평드라이브(24)에 전원을 공급하여 정상동작한다.
이와같은 상태에서 PLL의 단자 PCA로 컴퓨터로부터 출력되는 수평동기신호(H-SYNC)가 입력되고, 단자 PCB로 수평출력회로(26)의 리트레이스 신호가 입력되면, PLL 내부의 PC(12)에서 출력은 양쪽주파수차에 대하여 일정 전압을 유지하게 된다.
상기 PLL내부의 PC(12)로부터 출력되는 전압은 L.P.F(Low Pass Filter)(1 6)를 지나서 V.C.O(Voltage Control Oscillator)(14)에 입력되어 발진하게 되며, 상기 VCO(14)로부터 출력되는 발진주파수는 수평드라이브(24)를 구동하게 된다. 또 L.P.F(16)를 지난 전압은 제너다이오드(D3)를 지나 저항(R5, R4)에 공급됨으로써 트랜지스터(Q1)를 오프시킨다. 그러므로 다이오드(D2)가 오프되어 P1점의 전압은 일정전압(Q2를 ON시키는)이 되어 트랜지스터(Q2)는 항상 "온"이 되어 정상 동작한다.
따라서 컴퓨터로부터 수평동기신호(H-SYNC)가 출력되고, 수평출력회로(26)로부터 소정의 신호가 출력되는 정상상태이면, 전원회로(10)의 출력은 항상 수평드라이브(24) 및 수직출력회로(22)에 입력된다.
한편 컴퓨터로부터 수평동기신호(H-SYNC)가 없을 경우, 즉 스텐바이(STAND-BY)회로 동작시에는 신호감지부(18)의 PLL단자(PCA)가 LOW("0")가 된다. 이때 PC(12)의 출력 PC out로 로우가 된다. 그러면 제너다이오드(D3)를 지나는 전압이 낮아지고, 이 전압은 저항(R5, R4)를 거쳐 트랜지스터(Q1)를 온시키게 된다.
상기와 같이 트랜지스터(Q1)이 온되면 전류가 트랜지스터(Q1), 저항(R3)를 통해 다이오드(D2)에 공급되어 P1점이 전압이 상승된다. 그러므로 저항(R1)을 거쳐 다이오드(D1), 저항(R2)로 흐르던 전류가 상기 트랜지스터(Q1), 저항(R3), 다이오드(D2)로 공급되는 전류에 의하여 단속되어 트랜지스터(Q2)가 오프된다.
상기 트랜지스터(Q2)가 오프되면 수직, 출력회로(26)와 수평드라이브(26)에 공급되는 전원이 차단되어 상기 수직출력회로(22)와 수평드라이브(24)가 오프되어 스텐바이 상태가 된다.
상기와 같은 스텐바이 상태에서 다시 단자(28)로 수평동기신호(H-SYNC)가 재 입력되면 PLL의 PC(12)의 출력은 "1"(High)가 된다(즉 PCA(H-SYNC)에 신호가 입력되고 PCB(Retrace)신호가 없는 상태임).
상기 PC(12)로부터 출력되는 신호 "하이"는 L.P.F(16)를 거쳐 제너다이오드(D3)에 흐르고 다시 저항(R5, R4)를 거쳐서 트랜지스터(Q1)를 오프시키게 된다. 그러면 저항(R3), 다이오드(D2)의 전류흐르는 것이 없어지고 P1점의 전압은 낮아져서 다시금 저항(R1), 다이오드(D1), 저항(R2)으로 전류가 흘러서 트랜지스터(Q2)가 "온"된다.
상기 트랜지스터(Q2)가 "온"되면 그러면 다시 수직출력회로(22) 수평드라이브(24)에 전원회로(10)의 전원전압(B+)이 공급됨으로써 상기 수직출력회로(22)와 수평드라이브(22)가 동작되어 정상동작하게 된다.
상술한 바와같이 본 발명은 수평, 수직 출력회로를 입력신호의 유무에 대하여 구동시키므로 모니터의 신호원인 수평동기신호의 입력이 없을 경우, 많은 전력을 소비하는 출력단을 동작시키지 않으므로 세트의 수명을 연장시킬 수 있고 PLL을 이용하므로 신호의 유무와 출력단의 동작상태를 용이하게 판별할 수 있는 이점이 있다.

Claims (2)

  1. PLL를 이용한 모니터의 스텐-바이 회로에 있어서, 소정 레벨의 직류전압을 출력하는 전원회로(10)와, 컴퓨터로부터의 수평동기신호를 입력하는 수평신호입력단자(28)와, 전원공급전압(B+)의 입력에 의해 동작되어 수직펄스 출력하는 수직출력회로(22)와, 전원공급전압(B+)의 입력에 의해 동작되며, 소정의 수평 주파수가 입력시 이를 드라이브 하는 수평드라이브(24)와, 상기 수평드라이브(24)에서 출력되는 수평드라이브 신호에 의해 수평펄스를 출력하는 수평출력회로(26)와, 상기 전원회로(10)의 출력단자와 상기 수평드라이브(24), 수직출력회로(22)의 전원단자 사이에 접속되며 전원제어신호 입력에 의해 스위칭되어 상기 전원회로(10)의 출력을 상기 수평드라이브(24), 수직출력회로(22)의 전원으로 제공하는 전원단속부(20)와, 적어도 2개의 입력단자가 상기 단자(18)와 상기 수평출력회로(26)의 출력단에 접속되며, 상기 두입력을 비교하여 수평동기신호(H-SYNC)의 입력 판별신호를 상기 전원단속부(20)의 전원제어신호로 출력하는 동시에, 수평드라이브 펄스를 상기 수평드라이브(24)에 입력시키는 신호감지부(18)로 구성됨을 특징으로 하는 회로.
  2. 제 1 항에 있어서, 전원단속부(10)가 상기 전원회로(10)의 출력단으로부터 수직출력회로(22) 및 수평드라이브(24)의 전원단자에 전원스위칭 패스용 트랜지스터(Q2) 접속되거, 상기 전원회로(10)의 출력과 접지 사이에 저항(R1), 다이오드(D1), 저항(R2)가 직렬접속되어 소정의 전압을 상기 트랜지스터(Q2)로 공급도록 접속되며, 상기 전원회로(10)의 출력단자와 접지사이에 트랜지스터(Q1) 및 저항(R3)가 접속되고, 상기 저항(R3)로부터 저항(R2)로 다이오드(D2)가 접속되며, 전원전압을 입력하는 저항(R4) 및 제어신호를 입력하는 제너다이오드(D3)와 저항(R5)가 상기 트랜지스터(Q1)의 베이스에 접속되어 구성됨을 특징으로 하는 회로.
KR1019890017160A 1989-11-24 1989-11-24 Pll를 이용한 모니터의 스텐-바이 회로 KR920004394B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890017160A KR920004394B1 (ko) 1989-11-24 1989-11-24 Pll를 이용한 모니터의 스텐-바이 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890017160A KR920004394B1 (ko) 1989-11-24 1989-11-24 Pll를 이용한 모니터의 스텐-바이 회로

Publications (2)

Publication Number Publication Date
KR910010289A KR910010289A (ko) 1991-06-29
KR920004394B1 true KR920004394B1 (ko) 1992-06-04

Family

ID=19292050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017160A KR920004394B1 (ko) 1989-11-24 1989-11-24 Pll를 이용한 모니터의 스텐-바이 회로

Country Status (1)

Country Link
KR (1) KR920004394B1 (ko)

Also Published As

Publication number Publication date
KR910010289A (ko) 1991-06-29

Similar Documents

Publication Publication Date Title
US4652769A (en) Module power supply
KR100522017B1 (ko) 스위칭 전원 장치용 오류 제어 회로
KR100230883B1 (ko) 편향주파수에서 동작하는 회로를 턴오프하기 위한 회로구성을 가진 비디오 디스플레이장치
KR920004394B1 (ko) Pll를 이용한 모니터의 스텐-바이 회로
KR100254639B1 (ko) 전원 및 수평 편향 시스템
KR100348624B1 (ko) 피디피 티브이의 전원 공급 장치
KR19980027673A (ko) 모니터보호장치
US4588900A (en) Inverter control system
KR20030043956A (ko) 전력 공급 회로
KR100202080B1 (ko) 저전압 보호회로
KR0121738B1 (ko) 초절전 회로
KR19990052738A (ko) 모니터의 절전회로
US5986495A (en) Key switch control device
KR100208990B1 (ko) 절전형 모니터의 순간 제어 장치
KR100204232B1 (ko) 멀티미디어 영상 표시기기의 자동 절전회로
KR200286991Y1 (ko) 모니터보호회로
KR100845839B1 (ko) 모니터의 히터전압 공급회로
KR0183937B1 (ko) 동기신호 처리장치
KR100208993B1 (ko) 절전형 모니터의 순간 제어 장치
KR0134121Y1 (ko) 화면 출력장치의 절전 제어회로
KR940000370Y1 (ko) 텔레텍스트 비트동기 발생회로
KR970004083B1 (ko) 모니터 절전 시스템의 엘이디 조정 및 영상 소거 회로
KR20010027315A (ko) 감시 카메라의 외부 전원 동기 방법
KR0137713Y1 (ko) 모드전환시 고압안정화회로
KR20010010648A (ko) 디스플레이장치의 과도현상 방지장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee