KR920700492A - 디지탈 신호 프로세서에 기초한 자동이득제어 - Google Patents

Abstract

내용 없음

Description

디지탈 신호 프로세서에 기초한 자동이득제어

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 따른 디지탈 신호 프로세서에 기초한 AGC의 제1실시예를 보여주는 블록도,

제2도는 제1실시예에 대한 예시적인 데이터 흐름도,

제3도는 제1실시예에 대한 예시적인 흐름도.

Claims (26)

1. 신호 프로세서로 이득을 조정하기 위한 방법에 있어서,

   (a) 입력 신호를 제공하는 단계와,

   (b) 상기 입력신호에 적어도 일부 기초하여 적어도 하나의 값을 결정하는 단계와,

   (c) 상기 적어도 하나의 값에 응답하여 적어도 하나의 신호 이득을 조정하는 단계를 구비하는 방법.
2. 제1항에 있어서, 상기 제공 단계(a)는 정해진 지연 시간 간격만큼 상기 입력 신호를 지연시키는 것을 포함하는 방법.
3. 제2항에 있어서, 상기 결정단계(b)는 단시간 값(“S”)을 결정하는 것을 포함하는 방법.
4. 제3항에 있어서, 상기 결정 단계(b)는 장시간 값(“L”)을 결정하는 것을 포함하는 방법.
5. 제4항에 있어서, 상기 조정 단계(C)는 S가 정해진 스레시홀드보다 작으면 상기 이득을 실질적으로 영과 같은 값에 조정하는 것을 포함하는 방법.
6. 제5항에 있어서, 상기 조정 단계(C)는 S가 L보다 실질적으로 훨신 클때 원하는 출력 신호 레벨과 S의 몫에 적어도 일부 기초한 값에 상기 이득을 조정하는 것을 포함하는 방법.
7. 제6항에 있어서, 상기 조정 단계(C)는 S가 L보다 실질적으로 훨씬 클때 원하는 출력 신호 레벨과 S의 몫에 적어도 일부 기초한 값에 상기 이득을 조정하는 것을 포함하는 방법.
8. 제7항에 있어서, 상기 조정 단계(C)는 S가 상기 정해진 스레시홀드를 초과하고 실질적으로 정상 상태이면 상기 원하는 출력 신호 레벨과 L의 몫에 적어도 일부 기초한 값에 상기 이득을 조정하는 것을 포함하는 방법.
9. 제8항에 있어서, 상기 조정 단계(C)는 S가 L보다 실질적으로 훨씬 크거나 또는 S가 L보다 실질적으로 훨씬 작을때 L의 현재값을 S의 현재값과 실질적으로 같게 조정하는 것(“L 리세트”)을 포함하는 방법.
10. 제9항에 있어서, S는 정해진 짧은 시간 간격에 걸친 상기 입력 신호의 평균 크기에 적어도 일부 기초하는 방법.
11. 제10항에 있어서, L은 정해진 긴시간 간격에 걸친 상기 입력 신호의 평균크기에 적어도 일부 기초하는 방법.
12. 제11항에 있어서, 상기 정해진 긴 시간 간격은 상기 정해진 짧은 시간 간격과 L리세트후 경과된 시간의 합에 적어도 일부 기초하는 방법.
13. 제12항에 있어서, 상기 제공 단계(a), 상기 결정 단계(b), 및 상기 조정단계(C)는 디지탈 신호 프로세서 (DSP)에 의해 실질적으로 수행되는 방법.
14. 이득 조정 수단을 갖는 신호 프로세서에 있어서, 상기 수단이, 입력 신호를 제공하기 위한 수단과, 상기 입력 신호에 적어도 일부 기초하여 적어도 하나의 값을 결정하기 위한 수단과, 상기 적어도 하나의 값에 응답하여 적어도 하나의 신호 이득을 조정하기 위한 수단을 구비하는 신호 프로세서.
15. 제14항에 있어서, 상기 제공 수단은 정해진 지연 시간 간격만큼 상기 입력 신호를 지연시키기 위한 수단을 포함하는 신호 프로세서.
16. 제16항에 있어서, 상기 결정 수단은 단시간 값(“S”)을 결정하기 위한 수단을 포함하는 신호 프로세서.
17. 제16항에 있어서, 상기 결정 수단은 장시간 값(“L”)을 결정하기 위한 수단을 포함하는 신호 프로세서.
18. 제17항에 있어서, 상기 조정 수단은 S가 정해진 스레시홀드보다 작으면 상기 이득을 실질적으로 영과 같은 값에 조정하기 위한 수단을 포함하는 신호 프로세서.
19. 제18항에 있어서, 상기 조정 수단은 S가 L보다 실질적으로 훨씬 클때 원하는 출력 신호 레벨과 S의 몫에 적어도 일부 기초한 값에 상기 이득을 조정하기 위한 수단을 포함하는 신호 프로세서.
20. 제19항에 있어서, 상기 조정 수단은 S가 L보다 실질적으로 훨씬 작을때 상기 원하는 출력 신호 레벨과 S의 몫에 적어도 일부 기초한 값에 상기한 이득을 조정하기 위한 수단을 포함하는 신호 프로세서.
21. 제20항에 있어서, 상기 조정 수단은 S가 상기 정해진 스레시홀드를 초과하고 실질적으로 정상 상태이면 상기 원하는 출력 신호 레벨과 L의 몫에 적어도 일부 기초한 값에 상기 이득을 조정하기 위한 수단을 포함하는 신호 프로세서.
22. 제21항에 있어서, 상기 조성 수단은 S가 L보다 실질적으로 훨씬 크거나 또는 S가 L보다 실질적으로 훨씬 작을때 L의 현재값을 S의 현재값과 실질적으로 같게 조정하기(“L 리세트”)위한 수단을 포함하는 신호 프로세서.
23. 제22항에 있어서, S는 정해진 짧은 시간 간격에 걸친 상기 입력 신호의 평균 크기에 적어도 일부 기초하는 신호 프로세서.
24. 제23항에 있어서, L은 정해진 긴 시간 간격에 걸친 상기 입력 신호의 평균 크기에 적어도 일부 기초하는 신호 프로세서.
25. 제24항에 있어서, 상기 정해진 긴시간 간격은 상기 정해진 짧은 시간 간격과 L 리세트후 경과된 시간의 합에 적어도 일부 기초하는 신호 프로세서.
26. 제25항에 있어서, 상기 제공 수단, 상기 결정 수단 및 상기 조정 수단은 디지탈 신호 프로세서(DSP)에 의해 실질적으로 실시되는 신호 프로세서.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.