KR920020923A - 팩시밀리에 있어서 화상신호의 원고 크기 확대회로 - Google Patents

팩시밀리에 있어서 화상신호의 원고 크기 확대회로 Download PDF

Info

Publication number
KR920020923A
KR920020923A KR1019910006428A KR910006428A KR920020923A KR 920020923 A KR920020923 A KR 920020923A KR 1019910006428 A KR1019910006428 A KR 1019910006428A KR 910006428 A KR910006428 A KR 910006428A KR 920020923 A KR920020923 A KR 920020923A
Authority
KR
South Korea
Prior art keywords
signal
clock
output
scanner
counter
Prior art date
Application number
KR1019910006428A
Other languages
English (en)
Other versions
KR930006938B1 (ko
Inventor
이홍직
박용우
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019910006428A priority Critical patent/KR930006938B1/ko
Publication of KR920020923A publication Critical patent/KR920020923A/ko
Application granted granted Critical
Publication of KR930006938B1 publication Critical patent/KR930006938B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/387—Composing, repositioning or otherwise geometrically modifying originals
    • H04N1/393—Enlarging or reducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

내용 없음.

Description

팩시밀리에 있어서 화상신호의 원고 크기 확대회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 블럭도.
제3도는 제2도의 확대부의 내부 구성도.
제4도는 제3도의 수직 확대 카운트부(301)의 구체 회로도.
제5도는 제4도의 동작 파형도.

Claims (3)

  1. 팩시밀리에 있어서 화상신호의 원고 크기 확대 회로에 있어서, 화상을 독취하는 스케너(201)와, 상기 스케너(201)에 제어클럭신호(EOL) 및 각부 제어클럭을 제공하는 스케너 클럭 발생부(203)와, DMA 제어 신호 및 모드 제어신호를 발생하는 CPU(208)와, 상기 CPU(208)의 출력 어드레스 신호를 받아 모드 선택신호를 발생하는 모드 선택부(204)와, 상기 모드 선택부(204)의 모드 선택신호 및 스케너 클럭 발생부(203)의 페이지 시작 신호(PAGESTART) 클럭 신호를 받아 확대 클럭신호를 발생하는 확대 카운터부(202)와, 상기 확대 카운터부(202)의 출력 리세트 신호(RCLK) 및 인서터신호(INSERT)를 논리합하여 마스터클럭(MCLK)을 발생하는 오아게이트(205)와, 상기 마스터 클럭신호(MCLK)를 받고 상기 CPU(208)의 메모리 다이렉터 억세스 요구신호 및 응답신호에 따라 상기 스케너(201)의 스켄 직렬 데이타를 받아 페이지 메모리(207)로 직접 억세스하는 DMA 정합부(206)로 구성됨을 특징으로 하는 회로.
  2. 제1항에 있어서, 확대카운터부(202)가 제1, 2 클럭단(CLK1,CLK2)의 클럭과 제어신호(EOL)를 받아 카운트하여 마스터 클럭신호를 발생하는 수평 확대 카운터부(301)와, 상기 제2클럭단(CLK2)의 클럭과 제어신호(EOL) 및 페이지시작신호(PGSTART)를 받아 카운트하여 폴링신호를 발생하는 수직 확대 카운트부(302)로 구성됨을 특징으로 하는 회로.
  3. 제1항에 있어서, DMA정합부(206)가 스캐너(201)로 부터 출력되는 직렬데이타를 클럭간(CLK)의 클럭 신호에 따라 병렬로 변환하는 직병렬 변환기(81)와, 상기 클럭단(CLK)의 클럭을 카운트하여 카운터(83)와, 상기 카운터(83)의 출력에 따라 상기 직병렬 변환기(81)의 출력데이타를 래치하는 래치(82)와, 상기 카운터(83)의 출력을 래치하여 CPU(208)의 DMA요구(DMARQ) 및 DMA인식(DMACK) 신호를 발생하는 디플립플롭(84)로 구성됨을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910006428A 1991-04-22 1991-04-22 팩시밀리에 있어서 화상신호의 원고 크기 확대회로 KR930006938B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910006428A KR930006938B1 (ko) 1991-04-22 1991-04-22 팩시밀리에 있어서 화상신호의 원고 크기 확대회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910006428A KR930006938B1 (ko) 1991-04-22 1991-04-22 팩시밀리에 있어서 화상신호의 원고 크기 확대회로

Publications (2)

Publication Number Publication Date
KR920020923A true KR920020923A (ko) 1992-11-21
KR930006938B1 KR930006938B1 (ko) 1993-07-24

Family

ID=19313540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006428A KR930006938B1 (ko) 1991-04-22 1991-04-22 팩시밀리에 있어서 화상신호의 원고 크기 확대회로

Country Status (1)

Country Link
KR (1) KR930006938B1 (ko)

Also Published As

Publication number Publication date
KR930006938B1 (ko) 1993-07-24

Similar Documents

Publication Publication Date Title
US8612651B2 (en) FIFO buffer
KR960012013A (ko) 동기형 반도체 기억 장치
KR870004624A (ko) 2화면 텔레비탬 수상기
TW569087B (en) Efficient clock start and stop apparatus for clock forwarded system I/O
JPH01502142A (ja) プリントエンジン駆動インターフェイス
KR930010777A (ko) 테스트패턴신호 발생장치
US4977519A (en) Laser printer controller flexible frame buffer architecture which allows software to change X and Y dimensions of the buffer
KR970073090A (ko) 화면비 변환장치 및 방법
US5206932A (en) Flexible frame buffer architecture having adjustable sizes for direct memory access
KR920020923A (ko) 팩시밀리에 있어서 화상신호의 원고 크기 확대회로
US4984182A (en) Laser printer controller flexible frame buffer achitecture which allows software to initiate the loading of a frame buffer start address
KR940000924A (ko) 디지탈 화상 처리시스템의 영역신호 생성방법 및 장치
KR920001318A (ko) 마이크로프로세서
KR910008412B1 (ko) 데이타 멀티플렉셔의 디램의 로우/칼럼 어드레스 스트로브 신호발생회로
KR100197410B1 (ko) 전전자 교환기의 카운터를 이용한 인식 신호 발생 회로
KR0168795B1 (ko) 디지탈 신호처리 프로세서를 이용한 톤발생회로
KR910013847A (ko) 원고 화상 처리장치
KR960024868A (ko) 스캔 변환장치
KR930000409B1 (ko) Crtc 제어회로
JP3168449B2 (ja) 画像メモリ制御回路および画像記憶装置
KR970013691A (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기
SU1566372A1 (ru) Устройство экранной пам ти
KR930011602A (ko) 팩시밀리 시스템의 화상 데이터의 해상도 및 선밀도 변환장치
KR920000069A (ko) 병렬, 직렬 출력 변환기능을 내장하는 메모리 ic
KR950024498A (ko) 화상처리 시스템의 화소밀도 변환회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030627

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee