KR920010845B1 - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR920010845B1 KR920010845B1 KR1019890015486A KR890015486A KR920010845B1 KR 920010845 B1 KR920010845 B1 KR 920010845B1 KR 1019890015486 A KR1019890015486 A KR 1019890015486A KR 890015486 A KR890015486 A KR 890015486A KR 920010845 B1 KR920010845 B1 KR 920010845B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- type
- region
- wiring
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims description 10
- 230000003071 parasitic effect Effects 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명의 1실시예에 따른 구성의 단면도.
제2도는 본 발명의 다른 실시예에 따른 구성의 단면도.
제3도는 IC 칩의 평면도.
제4도는 종래의 입력보호회로의 구성을 도시해 놓은 등가회로도.
제5도는 제4도에 도시된 회로의 일부 구성을 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : N형 반도체기판 12 : P웰(well) 영역
13, 14, 15 : N+형 영역 16, 26 : 패드(pad)
17, 18 : 기생바이폴라트랜지스터 22, 23, 24 : N+형 영역
25 : N웰 영역
[산업상의 이용분야]
본 발명은 입력보호회로가 내장된 반도체장치에 관한 것이다.
[종래의 기술 및 문제점]
인체 등에 대전된 정전기에 의해 반도체장치가 정전파괴된다는 것은 주지된 사실인바, 즉 정전방전[靜電放電 ; 이른바 ESD(electro static discharge)]에 의해 반도체장치의 특성열화(特性劣火)와 접합파괴 및 산화막파괴 등이 발생하게 된다. 특히, 최근에는 소자가 미세화됨에 따라 집적회로(IC)의 정전파괴에 대한 내량(耐量)도 저하되는 경향이 있다.
제3도는 일반적인 IC칩의 평면도로서, 칩(31)의 표면의 주변에는 여러개의 패드(32~34)가 배치되어 있다. 그중 패드(32)는 전원전압(Vcc)이 인가되는 전원패드이고, 패드(33)는 접지전압(Vss)이 인가되는 접지패드이며, 패드(34)는 신호입력용 또는 신호출력용의 신호패드이다. 상기 전원패드(32)에는 전원전압(Vss)용의 배선(35)이 접속되어 있고, 상기 접지패드(33)에는 접지전압(Vss)용의 배선(36)이 각각 접속되어 있는데, 이들 양 배선(35, 36)은 각각 칩표면의 전역에 걸쳐 설치되어 있다.
또한, IC에는 일반적으로 신호입력용 패드와 입력버퍼간에 입력보호회로를 설치하여 상기 ESD에 의한 내부소자의 파괴를 방지하도록 되어 있다.
제4도는 종래의 반도체장치에 설치된 입력보호회로의 내부 등가회로도로서, 신호입력용 패드(41)는 확산층등에 의한 기생저항(42) 및 배선층에 의한 기생저항(43)을 매개로 입력버퍼(44)의 입력단에 접속된다. 상기 양 기생저항(42, 43)의 접속점에는 기생바이폴라트랜지스터(45)의 에미터가 접속되고, 이 기생바이폴라트랜지스터(45)의 콜렉터는 접지전압(Vss)에 접속되어 있다. 또, 입력버퍼(44)의 입력단과 접지전압(Vss)사이에는 다이오드(46)가 접속되어 있다.
제5도는 상기 제4도에 도시해 놓은 입력보호회로 중 기생바이폴라 트랜지스터(45) 부분의 소자구조를 도시해 놓은 단면도로서, N형 기판(51)에는 P웰(well) 영역(52)이 형성되어 있고, 또 P웰 영역(52)에는 N+형 영역 (53~55)이 형성되어 있다. 상기 N+형 영역(54)의 표면에는 저항(42)를 매개로 패드(41)가 접속되어 있으며, N+형 영역(53) 및 N+형 영역(55)은 각각 접지전압 (Vss)에 접속되어 있다. 여기서 상기 기생바이폴라트랜지스터(45)는 N+형 영역(54)이 에미터 (또는 콜렉터)로서, N+형 영역(53) 및 N+형 영역(55)이 콜렉터 (또는 에미터)로서, P웰 영역 (52)에 설치된 도시하지 않은 가드 링 확산층등의 P+영역이 베이스로서 각각 구성되어 있다.
이와 같은 반도체장치를 MIL규격하에서 ESD시험을 하는 경우에는 Vss 기준에 의한 것과 Vss 기준에 의한 것의 두가지 시험이 있다. Vss 기준에 의한 ESD시험은 통상 제3도의 접지패드(33)를 0 volt로 설정하여 행하여 지고, Vcc 기준에 의한 ESD시험은 통상 제3도에 전원패드(32)를 0 volt로 설정하여 행하여진다.
제4도는 도시된 입력보호회로가 설치된 종래의 반도체장치에 대해 Vss 기준에 의한 /ESD시험을 하는 경우, 패드(41)에 인가된 과잉전압은 기생바이폴라트랜지스터(45)를 매개로 제5도 내부에 점선으로 표시한 바와 같이 접지전압(Vss)에 흡수되므로 과잉전압에 의한 파괴가 방지될 수 있다. 그러나 전원패드(32)를 0 volt로 설정하여 행하는 Vcc 기준에 의한 시험의 경우에는 패드(41)에 인가되는 과잉전압이 빠져나가는 경로가 존재하지 않기 때문에, ESD에 대한 내량이 Vss 기준의 경우보다 작아지게 된다. 실제로는 반도체장치가 어떠한 상태이더라도 ESD가 발생될 가능성이 있기 때문에 종래의 반도체장치는 Vcc 기준에 의한 ESD 내성이 작아서 신뢰성이 낮다고 하는 결점이 있었다.
[발명의 목적]
본 발명은 상기한 문제점을 해결하기 위해 발명된 것으로, Vcc 기준 및 Vss 기준의 양쪽에 대한 ESD 내성이 크고, 신뢰성이 높은 반도체장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위한 본 발명의 반도체장치는, 제1도전형의 반도체기체와, 이 기체내에 형성되어 신호입력용의 패드와 접속되는 제2도전형의 제 1 반도체영역, 상기 기체내에 형성되어 제 1 전위(Vcc)의 배선에 접속되는 제2도전형의 제 3 반도체 영역을 구비하여 구성되어 있다.
[작용]
상기 구성으로 된 본 발명의 반도체장치에 있어서는 입력보호회로에 형성되어 있는 기생바이폴라트랜지스터의 기준전압측을 한쪽은 전원전압용의 배선에, 다른 한쪽은 접지전압용의 배선에 각각 접속함에 따라 양전압기준에 대한 정전파괴내량이 커지게 된다.
[실시예]
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명에 따른 반도체장치의 입력보호회로중 기생바이폴라트랜지스터부분의 소자구성을 도시해 놓은 단면도로서, N형 기판(11)에는 P 웰 영역(12)이 형성되어 있고, 이 P웰 영역(12)에는 N+형 영역(13~15)이 형성되어 있다. 그중 N+형 영역(14)의 표면에는 도시하지 않은 폴리실리콘과 확산층 등에 의한 저항을 매개로 신호입력용 패드(16)가 접속되어 있다. 또한, N+형 영역(13)은 전원전압(Vcc)용의 배선, 즉 제3도에 도시된 배선(35)에 접속되어 있고, N+형 영역(15)은 접지단자(Vss)용의 배선, 즉 상기 제3도에 도시된 배선(36)에 접속되어 있다. 그 결과, 제1도의 참조번호 17, 18로 나타낸 것과 같은 기생바이폴라트랜지스터가 존재하게 된다. 즉, N+형 영역(14)을 에미터(또는 콜렉터)로 하고 N+형 영역(13) 및 N+형 영역(15)을 콜렉터(또는 에미터)로 하며, P웰 영역(12)에 설치된 도시하지 않은 가드 링 확산층 등의 P+영역을 베이스로 하여 기생바이폴라트랜지스터가 구성된다. 또 상기 N+형 영역(13) 및 N+형 영역(15)은 패드(16)에 접속되어 있는 N+형 영역(14)으로부터 통상의 입력전압에서는 PN접합에 의한 전류가 용이하게 발생하지 않을 만큼 떨어진 거리에 형성되어 있어서 ESD에 의한 과잉전압이 패드(16)에 입력된 때에만 상기 도시하지 않은 가드 링 확산층 등의 P+영역을 베이스로 해서 상기 기생바이폴라트랜지스터가 도통하여 전원전압(Vcc) 또는 접지전압(Vss)중 어느 것이든 흡수되기 쉬운 쪽의 배선으로 과잉전압이 흡수되게 된다.
제2도는 본 발명의 다른 실시예를 도시한 단면도로서, 제1도에 도시된 실시예의 N형 반도체기판(11) 대신에 P형 반도체기판(21)을 사용한 경우의 단면도이다. 상기 P형 반도체기판(21)위에는 N+형 영역(22~24)이 형성되어 있고, 또한 P형 기판(21)에는 여타 회로를 위한 N웰 영역(25)이 형성되어 있다. 상기 N+형 영역(23)의 표면에는 도시하지 않은 폴리실리콘, 확산층 등에 의한 저항을 매개로 신호입력용 패드(26)가 접속되어 있다. 또한, N+형 영역(22)은 전원전압(Vcc)용의 배선 즉, 제3도에 도시된 배선(35)에 접속되어 있고, N+형 영역(24)은 접지단자(Vss)용의 배선, 즉 제3도에 도시된 배선(36)에 접속되어 있다. 그리고, 상기와 마찬가지로, N+형 영역(22) 및 N+형 영역(24)은 패드(26)에 접속되어 있는 N+형 영역(23)으로부터, 보통의 입력전압에서는 PN접합에 의한 전류가 용이하게 발생하지 않을 만큼 떨어진 거리에 형성되어 있다. 따라서 상기 제1도의 구성과 마찬가지로, ESD와 같은 과잉전압이 패드(26)에 인가되는 경우에는 전원전압 Vcc 또는 접지전압 Vss 중 어느 쪽이든 흡수되기 쉬운 쪽의 배선으로 과잉전압이 흡수되도록 되어 있다.
[발명의 효과]
상기한 바와 같은 본 발명의 반도체장치에 의하면, 정전파괴에 대한 내량이 증가하여 신뢰성이 높은 반도체장치를 제공할 수 있게 된다.
Claims (1)
- 제1도전형의 반도체기판(12)와, 이 반도체기체(12)내에 형성되어 신호입력용 패드(16)와 접속되는 제2도전형의 제 1 반도체영역(14), 상기 반도체기체(12)내에 형성되어 제 1 전위(Vcc)의 배선에 접속되는 제2도전형의 제 2 반도체영역(13), 상기 반도체기체(12)내에 형성되어 제 2 전위(Vss)의 배선에 접속되는 제2도전형의 제 3 반도체영역(15)를 구비하여 구성된 것을 특징으로 하는 반도체장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63272586A JPH02119262A (ja) | 1988-10-28 | 1988-10-28 | 半導体装置 |
JP63-272586 | 1988-10-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900007100A KR900007100A (ko) | 1990-05-09 |
KR920010845B1 true KR920010845B1 (ko) | 1992-12-19 |
Family
ID=17515984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890015486A KR920010845B1 (ko) | 1988-10-28 | 1989-10-26 | 반도체장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4994874A (ko) |
JP (1) | JPH02119262A (ko) |
KR (1) | KR920010845B1 (ko) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2644342B2 (ja) * | 1989-09-01 | 1997-08-25 | 東芝マイクロエレクトロニクス株式会社 | 入力保護回路を備えた半導体装置 |
DE3930697A1 (de) * | 1989-09-14 | 1991-03-28 | Bosch Gmbh Robert | Steuerbare temperaturkompensierte spannungsbegrenzungseinrichtung |
KR960002094B1 (ko) * | 1990-11-30 | 1996-02-10 | 가부시키가이샤 도시바 | 입력보호회로를 갖춘 반도체장치 |
JP3033793B2 (ja) * | 1990-11-30 | 2000-04-17 | 株式会社東芝 | 半導体装置 |
US5304839A (en) * | 1990-12-04 | 1994-04-19 | At&T Bell Laboratories | Bipolar ESD protection for integrated circuits |
US5514893A (en) * | 1992-01-05 | 1996-05-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device for protecting an internal circuit from electrostatic damage |
WO1994005042A1 (en) * | 1992-08-14 | 1994-03-03 | International Business Machines Corporation | Mos device having protection against electrostatic discharge |
US5293057A (en) * | 1992-08-14 | 1994-03-08 | Micron Technology, Inc. | Electrostatic discharge protection circuit for semiconductor device |
US5268588A (en) * | 1992-09-30 | 1993-12-07 | Texas Instruments Incorporated | Semiconductor structure for electrostatic discharge protection |
US5365103A (en) * | 1993-02-25 | 1994-11-15 | Hewlett-Packard Company | Punchthru ESD device along centerline of power pad |
JPH07283405A (ja) * | 1994-04-13 | 1995-10-27 | Toshiba Corp | 半導体装置の保護回路 |
US5528064A (en) * | 1994-08-17 | 1996-06-18 | Texas Instruments Inc. | Structure for protecting integrated circuits from electro-static discharge |
JPH08181284A (ja) * | 1994-09-13 | 1996-07-12 | Hewlett Packard Co <Hp> | 保護素子およびその製造方法 |
JP3332123B2 (ja) * | 1994-11-10 | 2002-10-07 | 株式会社東芝 | 入力保護回路及びこれを用いた半導体装置 |
JP2822915B2 (ja) * | 1995-04-03 | 1998-11-11 | 日本電気株式会社 | 半導体装置 |
JP2643904B2 (ja) * | 1995-04-20 | 1997-08-25 | 日本電気株式会社 | 静電保護素子 |
US5637887A (en) * | 1995-06-07 | 1997-06-10 | Lsi Logic Corporation | Silicon controller rectifier (SCR) with capacitive trigger |
US5682047A (en) * | 1995-06-07 | 1997-10-28 | Lsi Logic Corporation | Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection |
US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
EP0758129B1 (en) * | 1995-08-02 | 2001-05-23 | STMicroelectronics S.r.l. | Flash EEPROM with integrated device for limiting the erase source voltage |
AU6388796A (en) * | 1995-09-11 | 1997-04-01 | Analog Devices, Inc. | Electrostatic discharge protection network and method |
KR100214566B1 (ko) * | 1997-04-22 | 1999-08-02 | 구본준 | 입력 보호회로 |
US5936284A (en) | 1997-11-03 | 1999-08-10 | Sgs-Thomson Microelectronics S.R.L. | Electrostatic discharge protection circuit and transistor |
JPH11204729A (ja) * | 1998-01-12 | 1999-07-30 | Mitsubishi Electric Corp | 半導体装置 |
GB2336241B (en) * | 1998-01-15 | 2000-06-14 | United Microelectronics Corp | Substrate-triggering electrostatic dicharge protection circuit for deep-submicron integrated circuits |
KR100493006B1 (ko) * | 1998-06-16 | 2005-08-04 | 삼성전자주식회사 | 정전기보호역할을겸하는블락가드링구조 |
US6411480B1 (en) | 1999-03-01 | 2002-06-25 | International Business Machines Corporation | Substrate pumped ESD network with trench structure |
US6304423B1 (en) * | 1999-06-08 | 2001-10-16 | Delphi Technologies, Inc. | Input protection circuit for a semiconductor device |
JP2003031669A (ja) * | 2001-07-13 | 2003-01-31 | Ricoh Co Ltd | 半導体装置 |
JP2004235199A (ja) * | 2003-01-28 | 2004-08-19 | Renesas Technology Corp | 半導体装置 |
US7541648B2 (en) * | 2005-01-21 | 2009-06-02 | Micron Technology, Inc. | Electrostatic discharge (ESD) protection circuit |
CN105912069B (zh) * | 2016-06-27 | 2018-05-01 | 无锡中感微电子股份有限公司 | 一种双极型晶体管和电流偏置电路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS548474A (en) * | 1977-06-22 | 1979-01-22 | Hitachi Ltd | Gate protection unit |
JPS58182861A (ja) * | 1982-04-21 | 1983-10-25 | Hitachi Ltd | 半導体装置 |
JPS6132464A (ja) * | 1984-07-24 | 1986-02-15 | Nec Corp | Cmos型集積回路装置 |
JPH0656850B2 (ja) * | 1984-08-30 | 1994-07-27 | 富士通株式会社 | 半導体装置 |
JPS6173375A (ja) * | 1984-09-19 | 1986-04-15 | Hitachi Ltd | 半導体集積回路装置 |
JPS62115764A (ja) * | 1985-11-15 | 1987-05-27 | Hitachi Vlsi Eng Corp | 半導体集積回路装置 |
IT1186227B (it) * | 1985-12-03 | 1987-11-18 | Sgs Microelettronica Spa | Dispositivo di protezione contro le sovratensioni in ingresso per un circuito integrato di tipo mos |
JPH0821632B2 (ja) * | 1987-01-10 | 1996-03-04 | 三菱電機株式会社 | 半導体集積回路 |
JPS63233560A (ja) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | 入力保護回路を備えた半導体集積回路 |
JPS63276265A (ja) * | 1987-05-08 | 1988-11-14 | Nec Corp | 半導体集積回路の入出力保護回路 |
US4819047A (en) * | 1987-05-15 | 1989-04-04 | Advanced Micro Devices, Inc. | Protection system for CMOS integrated circuits |
US4789917A (en) * | 1987-08-31 | 1988-12-06 | National Semiconductor Corp. | MOS I/O protection using switched body circuit design |
-
1988
- 1988-10-28 JP JP63272586A patent/JPH02119262A/ja active Pending
-
1989
- 1989-10-24 US US07/425,950 patent/US4994874A/en not_active Expired - Lifetime
- 1989-10-26 KR KR1019890015486A patent/KR920010845B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900007100A (ko) | 1990-05-09 |
JPH02119262A (ja) | 1990-05-07 |
US4994874A (en) | 1991-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920010845B1 (ko) | 반도체장치 | |
US5218222A (en) | Output ESD protection circuit | |
US4876584A (en) | Electrostatic discharge protection circuit | |
US5548134A (en) | Device for the protection of an integrated circuit against electrostatic discharges | |
KR910009355B1 (ko) | Mos형 반도체장치의 입력보호회로 | |
US5594265A (en) | Input protection circuit formed in a semiconductor substrate | |
US5336908A (en) | Input EDS protection circuit | |
JPH06177330A (ja) | 半導体装置 | |
US5675469A (en) | Integrated circuit with electrostatic discharge (ESD) protection and ESD protection circuit | |
US5814865A (en) | Bimodal ESD protection for DRAM power supplies and SCRs for DRAMs and logic circuits | |
JPH07283405A (ja) | 半導体装置の保護回路 | |
KR930005501B1 (ko) | 입력보호회로를 구비한 반도체장치 | |
KR100194005B1 (ko) | Esd 보호 회로를 갖는 반도체장치 | |
KR100402337B1 (ko) | Dram및로직회로용의scr및dram전원용의바이모덜esd보호회로 | |
JPH07122715A (ja) | 半導体装置 | |
KR930009026B1 (ko) | 정전보호회로 | |
US6414830B1 (en) | ESD protection circuit for integrated circuit with operating voltages exceeding power supply voltages | |
KR100192469B1 (ko) | 이에스디 보호회로 | |
KR960002096B1 (ko) | 정전 방전 보호 기능을 가지는 반도체 장치 | |
JPS5961161A (ja) | 半導体装置 | |
JPS58186959A (ja) | 半導体装置 | |
JP2830092B2 (ja) | 半導体装置の静電保護素子 | |
JPS60120569A (ja) | 入力回路 | |
JPH01218041A (ja) | 静電気保護素子 | |
US20020093059A1 (en) | Protective circuit for a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081120 Year of fee payment: 17 |
|
EXPY | Expiration of term |