KR920010688B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR920010688B1
KR920010688B1 KR1019880016075A KR880016075A KR920010688B1 KR 920010688 B1 KR920010688 B1 KR 920010688B1 KR 1019880016075 A KR1019880016075 A KR 1019880016075A KR 880016075 A KR880016075 A KR 880016075A KR 920010688 B1 KR920010688 B1 KR 920010688B1
Authority
KR
South Korea
Prior art keywords
solder
liquid crystal
wiring
crystal display
display device
Prior art date
Application number
KR1019880016075A
Other languages
English (en)
Other versions
KR890010598A (ko
Inventor
기이찌로우 구보
마사미찌 모리야
Original Assignee
가부시기가이샤 히다찌세이사구쇼
미따 가쯔시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 히다찌세이사구쇼, 미따 가쯔시게 filed Critical 가부시기가이샤 히다찌세이사구쇼
Publication of KR890010598A publication Critical patent/KR890010598A/ko
Application granted granted Critical
Publication of KR920010688B1 publication Critical patent/KR920010688B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/38Effects and problems related to the device integration
    • H01L2924/384Bump effects
    • H01L2924/3841Solder bridging

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

액정표시장치
제1도는 땜납부에서 LSI칩 및 땜납을 생략하고, 땜납댐을 지니지 않는 종래의 액정표시소자의 상단도.
제2도는 제1도 I-I선을 절단한 단면도.
제3도는 땜납부에서 LSI칩 및 땜납을 생략한 본 발명 실시예의 요부 확대의 상단도.
제4도는 제3도 II-II선을 절단한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 땜납수용부 2 : 땜납댐
3 : 배선부 4 : LSI칩
5 : 결합패드 7 : 하부전극기판
8 : 땜납 9 : 땜납범프
17 : 상부전극기판 30,31 : 투명전극
32 : 액정 33 : 봉합제
34,35 : 얇은 다층금속막배선 36,46 : 판금된 Ni층
37,47 : 판금된 Au층 50 : 액정셀
본 발명은 액정표시소자, 특히, 땜납댐이 극히 용이하게 형성될 수 있는 액정 표시소자에 관한 것으로, 액정표시소자를 구동하는 LSI칩과 같은 전자부품을 액정셀의 2개의 글래스 기판중의 하나에 설치할때 회로 배선에 전자부품을 접속하는 동안 소정의 영역을 지나 배선부를 따라 용융된 땜납이 흐르는 것을 방지하도록 땜납댐이 형성되는 것이 요구된다.
액정표시소자의 액정셀의 2개의 글래스기판중 하나의 전극구동용 LSI칩과 같은 전자부품을 설치한 액정 표시소자가 최근까지 폭넓게 사용되어 왔다.
최근, 전자표시 및 정보 시스템, SP-565, 국제회의 박람회(미시간주, 디트로이트 84′2. 27∼3. 2)에서의 “고밀도자동표시용 칩-온-글래스기술”에 기술된 바와같이 표시소자의 크기를 감소시키고, 표시용량을 증가시키며 신뢰성을 향상하기 위한 “칩-온-글래스”기술이 연구되어 왔다. 칩-온-글래스 기술을 통해서 예를들면, 미국특허공보 제4,145,120호 및 제4,283,118호에 기술된 바와같이 칩에 결합된 집적회로를 액정표시소자의 글래스 기판에 직접 형성한다.
이러한 액정소자의 경우에, 전자부품의 접속단자(결합패드)에 일정량의 땜납의 땜납범프 형상을 일반적으로 행하며, 땜납수용부를 상기 범프, 즉, 전자부품위의 단자에 대응하는 위치에서 글리스기판의 배선축에 미리 설치하고, 설치작업시, 전자부품의 결합패드상의 땜납범프를 기판위의 땜납수용부에 대응하여 일치시키고, 다음, 땜납을 리플로우방법등으로 가열용융시키고 경화시켜 전기적접속 및 기계적결합지지를 행한다.
납땜질에 의한 상기 설치작업에 있어서, 범프의 땜납을 땜납수용부의 금속표면에 충분히 젖게하고 고정시킨후에 결화할 필요가 있다. 범프의 용융된 땜납이 기판의 깨끗한 배선표면(액정표시소자의 배선은 투명전도막 또는 금속막중에서 만들어지며, 실제로는 전자부품이 설치되는 것을 위해 후자가 대부분 사용된다.)에 걸쳐 자유롭게 흐르는 경우 땜납범프의 높이는 감소된다. 이런 경우 땜납이 흐르는 방향은 각각의 부품내에서 상이하다(금속막배선의 폭이나 또는 땜납수용부가 투명전도막배선등에 직접결합되는지 아닌지에 의존한다). 그 결과, 처음부터 어느곳이나 동일한 땜납범프의 형상과 높이는 각각의 부품에서 다르게 되어 기판상의 전자부품과 배선사이의 땜납상태는 고르지 않게 된다. 따라서, 납땜질에 의해 얻어지는 전기적 접속 또는 기계적 지지는 몇몇 납땜질 위치에서 부적당하게 될 수 있다.
이와 관련하여, 본 발명의 발명자중의 하나와 그외 다른 사람들이 착상한 일본국 특개소 제252,534/1986호(일본특허출원 제93670/1985)공보에서는 사진석판술을 통해 배선표면에 걸쳐 형성된 감광성 폴리이미드 수지막으로 구성된 땜납흐름 정지제(땜납댐)의 형성을 제안하여, 납땜질을 행할때 배선을 따라 땜납이 자유롭게 흐르는 것을 방지하여 복수의 위치에서 납땜질을 확실하게 실행하지만, 이는 생산공정의 수가 증가하고 또한 고비용을 초래한다.
상기 사실에 비추어, 본 발명은 땜납댐을 형성하는 종래의 방법에서 생산공정의 수가 증가되는 문제점을 해결하여 생산공정의 수가 증가됨 없이 땜납댐을 형성할 수 있는 액정표시소자를 제공한다.
본 발명은 액정셀의 2개의 기판중 하나에 전자부품을 설치하기 위해 회로배선을 가지는 방식의 액정표시소자를 제공한다. 본 발명에 의하면, 설치되는 전자부품의 접속단자상에 형성된 땜납범프에 대응하는 방식으로 기판표면위에 구성된 회로배선은 배선부의 땜납수용부와 나머지 부분사이에 위치한 네크를 포함하며, 이들 네크의 폭은 배선부의 나머지부분 또는 땜납수용부의 직경보다 작다.
상기 구성에서, 배선부의 나머지 부분보다 좁은 네크의 존재로 인해 배선에 흐르는 땜납량은 제한된다.
그 결과, 땜납의 실질적인 양이 배선에 흐르기 전에 땜납의 가열을 종결하고 이들의 경화를 시작할 수 있으므로 납땜질시 땜납범프의 높이의 변화는 거의 발생하지 않는다 즉, 경화후 땜납의 변형은 거의 관찰되지 않는다.
본 발명에 의하면, 이들 땜납댐은 땜납수용부와 배선부가 서로 접속되는 부분에 형성된다. 모든 땜납수용부내의 땜납범프의 높이는 기판상의 배선부의 폭의 어떠한 차이에 의해서도 영향을 받지 않는다(예를들면, 전원에 대한 배선부는 다른 것들과 비교할때 비교적 넓다) 즉, 납땜질후 각각의 위치에서 땜납범프의 높이 변화는 관찰되지 않는다. 그 결과, LSI칩과 같은 전자부품과 액정셀의 글래스기판사이의 간격, 이것의 평형성 등을 소정값으로 쉽게 설정할 수 있어, 액정표시소자의 기판상의 배선에 전자부품의 모든 접속단자를 고신뢰성으로 땜납하는 것이 가능해진다.
또한, 본 발명에 의하면, 액정셀의 기판상의 배선과 전극배열의 패턴을 설계할때 필요한 모든 땜납댐을 배열할 수 있어서 액정표시소자의 전극, 배선등이 투명전도막 또는 금속막으로만 만들어질 수 있으며 상기 언급한 종래 액정표시 소자의 생산에 필요한 공정인 폴리이미드수지막의 형성은 더이상 필요하지 않게 된다.
이하, 본 발명의 실시예를 도면과 관련하여 상세히 설명한다. 제1도 및 제2도는 참고를 위해 땜납댐이 형성되지 않은 액정표시소자를 설명한 것으로, 제1도는 설명의 편의를 위해 LSI칩 및 땜납을 생략한 상단도이며, 제2도는 제1도의 I-I선을 따라 절단한 단면도이다. 액정표시소자는 그 내면에 ITO(인듐-산화주석)로 만들어진 투명전극(30),(31)이 형성된 글래스로 만들어진 하부전극기판(7) 및 상부전극기판(17)을 포함한다. 이들 상부 및 하부전극기판(17),(7)사이에 제공되는 액정(32)은 봉합제(33)로 둘러싸여 봉입되어 액정셀(50)을 형성한다. 하부전극기판(7)에 형성된 얇은 다층금속막배선(34)은 땜납에 의해 실질적으로 습윤성을 지니는 판금된 Ni층(36)과 산화방지용 판금된 Au층(37)으로 구성된다. LSI칩(4)은 땜납(80%의 Pb+20%의 Sn)에 의해 얇은 다층금속막배선(34)에 고정되고 접속된다. 액정 표시소자는 140μm이 Ca반경을 가지는 땜납수용부(1), 100μm의 Ca폭을 가지는 배선부(3), LSI축사의 결합패드(5), 땜납범프(9)를 포함한다. 땜납댐을 지니지 않는 이러한 액정표시소자의 경우에, 용융시 범프(9)의 땜납(8)은 배선부(3)를 향해 흐르기 쉽다. 상기 기술한 바와같이 땜납이 흐르는 양은 각각의 위치에서 서로 달라, 일반적으로 땜납범프(9)의 변형에 과도한 변동을 발생한다. 따라서, 기판상의 배선과 관련한 전자부품사이의 접속은 신뢰성을 저하시킨다.
제3도의 본 발명의 실시예의 LSI칩 및 땜납을 생략한 요부확대 상단도이며, 제4도는 제3도의 II-II선을 절단한 이들의 단면도이다. 본 실시예의 하부전극기판(7)에 형성된 투명전극(30)은 ITO로 만들어지며, 얇은 다층금속막배선(35)은 전극(30)상에 형성된 판금된 Ni층(46) 및 판금된 Au층(47)으로 구성된다.
본 실시예는 땜납수용부(1), 땜납댐(2), 배선부(3), LSI칩(4), LSI측상의 결합패드(5), 땜납(8)(80%의 Pb+20%의 Sn), 땜납범프부(9)를 포함한다.
땜납수용부(1)는 140μm의 직경(D)을 가지며, 얇은 다층 금속막배선(35)의 배선부(3)는 100μm의 폭을 가진다. 땜납수용부(1)와 배선부(3)사이에 설치된 네크(2)는 30μm의 폭(V)과 100μm의 길이(L)를 가진다. 이 실시 예에서는 납땜질을 하는 동안 용융된 땜납(8)이 흐르기 시작하면, 땜납댐을 구성하는 네크(2)가 존재하여 땜납의 흐름양이 제한된다. 즉, 땜납(8)의 흐름은 땜납댐에 의해 중지되므로 땜납범프(9)는 약간만 변형된다.
땜납댐의 크기, 즉, 땜납수용부(1)와 배선부(3)사이에 형성된 네크(2)는 상기 언급한 것에 한정되어 구성되는 것은 아니며, 땜납범프(9)의 변형과 높이의 변화는, 네크(2)의 폭(V)이 20∼70μm, 바람직하게는 30∼50μm이고, 길이(L)가 100∼150μm이라면 실제사용에 적합한 범위내로 유지할 수 있다.
상술한 바와같이, 본 발명에 따른 땜납댐은 용융된 땜납이 금속막배선에 걸쳐 흐르는 경로를 제한하기 위한 보호막을 형성하지 않고서 형성될 수 있고, 또한, 본 발명에 따른 땜납댐은 실제적으로 배선부를 구성하므로, 액정셀의 기판상에 배선을 형성하는 공정에서 위치 및 배열에 관한 설정을 적당하게 할 수 있고, 독립적인 공정으로 땜납댐을 위해 보호막을 형성하는 상기 종래의 방법에 대한 경우와는 다른 것이며, 또는 종래의 경우에 댐은 배선에 항상 적당하게 일치하는 것도 아니다.

Claims (6)

  1. 사이에 액정(32)을 가지는 2개의 기판(7)(17)과, 상기 2개의 기판(7)(17)중 적어도 하나에 형성되고 전자부품(4)의 적어도 하나의 단자가 상기 적어도 하나의 기판에 땜납되는 복수의 땜납수용부(1) 및 상기 복수의 땜납수용부(1)를 상기 적어도 하나의 기판의 다른 부분에 접속하기 위한 배선부(3)로 구성되는 전자 부품(4)을 설치하기 위한 수단을 포함하고, 소정의 길이의 땜납댐을 구성하는 네크(2)가 상기 복수의 땜납 수용부(1)와 상기 배선부의 나머지부분 사이의 위치의 상기 배선부에 형성되고, 상기 네크(2)는 상기 배선부(3)의 상기 나머지 부분의 폭(W) 및 상기 땜납수용부(1)의 직경(D)보다 작은 폭(V)을 가지는 것을 특징으로 하는 액정표시소자.
  2. 제1항에 있어서, 여기서 상기 네크(2)의 폭은 20∼70μm 범위인 것을 특징으로 하는 액정표시소자.
  3. 제2항에 있어서, 여기서 상기 네크(2)의 폭은 30∼50μm 범위인 것을 특징으로 하는 액정표시소자.
  4. 제2항에 있어서, 여기서 상기 네크(2)의 길이는 100~150μm 범위인 것을 특징으로 하는 액정표시소자.
  5. 제1항에 있어서, 상기 땜납수용부(1)의 최상부층(47)은 Au로 형성되고 상기 최상부층의 바로 아래층(46)은 Ni로 형성되는 것을 특징으로 하는 액정표시소자.
  6. 제1항에 있어서, 상기 소정의 길이의 네크(2)는 용융된 땜납이 상기 복수의 땜납수용부(1)로부터 상기 배선부(3)의 상기 나머지 부분으로 흐르는 것을 방지하는 것을 특징으로 하는 액정표시소자.
KR1019880016075A 1987-12-02 1988-12-02 액정표시장치 KR920010688B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62303106A JPH01145630A (ja) 1987-12-02 1987-12-02 液晶表示素子
JP62-303106 1987-12-02
JP87-303106 1987-12-02

Publications (2)

Publication Number Publication Date
KR890010598A KR890010598A (ko) 1989-08-09
KR920010688B1 true KR920010688B1 (ko) 1992-12-12

Family

ID=17916960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880016075A KR920010688B1 (ko) 1987-12-02 1988-12-02 액정표시장치

Country Status (3)

Country Link
US (1) US4955695A (ko)
JP (1) JPH01145630A (ko)
KR (1) KR920010688B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4113686A1 (de) * 1991-04-26 1992-10-29 Licentia Gmbh Verfahren zum herstellen eines leiterbahnenmusters, insbesondere einer fluessigkristallanzeigevorrichtung
JP3643640B2 (ja) * 1995-06-05 2005-04-27 株式会社東芝 表示装置及びこれに使用されるicチップ
US6323930B1 (en) * 1996-09-20 2001-11-27 Hitachi, Ltd. Liquid crystal display device, production method thereof and mobile telephone
JP4004994B2 (ja) * 2003-06-05 2007-11-07 株式会社アドバンスト・ディスプレイ 表示装置
JP4142029B2 (ja) * 2004-05-07 2008-08-27 セイコーエプソン株式会社 電気光学装置および電子機器
TWI370257B (en) * 2008-07-15 2012-08-11 Au Optronics Corp Panel circuit structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237744A (en) * 1975-09-19 1977-03-23 Seiko Epson Corp Electronic desk computer with liquid crystal display
DE2807350C2 (de) * 1977-03-02 1983-01-13 Sharp K.K., Osaka Flüssigkristall-Anzeigevorrichtung in Baueinheit mit einem integrierten Schaltkreis
JPS60238817A (ja) * 1984-05-12 1985-11-27 Citizen Watch Co Ltd 液晶表示装置
JPH0682765B2 (ja) * 1985-12-25 1994-10-19 株式会社日立製作所 液晶表示素子

Also Published As

Publication number Publication date
JPH01145630A (ja) 1989-06-07
US4955695A (en) 1990-09-11
KR890010598A (ko) 1989-08-09

Similar Documents

Publication Publication Date Title
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
KR100510810B1 (ko) 액정표시장치
US6933607B2 (en) Semiconductor device with bumps on electrode pads oriented in given direction
US5629566A (en) Flip-chip semiconductor devices having two encapsulants
KR100290193B1 (ko) 반도체장치및그제조방법
KR100780828B1 (ko) 반도체장치,리이드패터닝기판,및전자장치와그제조방법
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US5744859A (en) Semiconductor device
KR100239198B1 (ko) 반도체 장치
US6259608B1 (en) Conductor pattern for surface mount devices and method therefor
US7470568B2 (en) Method of manufacturing a semiconductor device
KR940004770A (ko) 분리가능한 금속 결합 방법
JPH03125443A (ja) 実装基板の電極及び該実装基板の電極を有する液晶表示装置
KR920010688B1 (ko) 액정표시장치
KR100242486B1 (ko) 집적 회로를 볼들에 의해 다른 기판에 접속하는 기판 및 그 방법
WO2003071842A1 (en) Method of mounting a semiconductor die on a substrate without using a solder mask
KR100252051B1 (ko) 휨 방지막을 구비하는 탭 테이프
JPS5873127A (ja) Icチツプのはんだ溶融接続方法
US20020079595A1 (en) Apparatus for connecting a semiconductor die to a substrate and method therefor
JPH0643471A (ja) 液晶表示装置
KR100487423B1 (ko) 액정표시장치모듈의실장방법
JPH05136201A (ja) 半導体装置用電極と実装体
KR0171099B1 (ko) 반도체 기판 범프 및 그 제조방법
KR940004363B1 (ko) Lcd의 칩온글래스(cog) 패키지 구조 및 그 제작방법
KR0160959B1 (ko) 상호접속 구조물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19961113

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee